

スケーリング操作により商数字選択を簡単にした基數 2 の除算器

外村元伸：（株）日立製作所中央研究所

本報告は、部分剰余計算に $\{-1, 0, +1\}$ で表現する桁上げ伝播の生じない冗長 2 進加算器を利用して基數 2 の効率的な除算器を構成することに関するものである。従来のように除数を $[1/2, 1)$ の区間に正規化する方法では、商数字を選択するためには部分剰余値の 3 桁を参照する必要がある。ところが、除数の範囲を $[1, 3/2)$ の区間にずらすと（これをスケーリングと呼ぶ），部分剰余値の 2 桁を参照するだけで商数字が選択でき、1 桁の商数字選択回路につき論理段数にして 4 段から 2 段へと、従来よりも半減できる効率的な除算器が構成できることを示す。これには、外村の提案した演算アルゴリズムの高階ストリング・グラフ表現の手法 [22] を応用して導出する。

Simple Quotient-digit-selection Radix-2 Divider with Scaling Operation

Motonobu Tonomura,
Hitachi Central Research Laboratory, Hitachi Ltd.

This paper deals with a theory and design method for an efficient radix-2 divider using carry-propagation free adders based on redundant binary $\{-1, 0, +1\}$ representation. In the usual method of normalizing the divisor in the range $[1/2, 1)$, it is necessary for selecting a quotient digit to refer to three significant digits of the partial remainder. However, here we show that it is possible to select a quotient digit to refer to only two significant digits of the partial remainder, scaling the divisor in the range $[1, 3/2)$. So, the divider becomes half of the logic depth (four in usual methods) for each quotient digit selection circuit and it can be designed more effectively. This was derived from an application for the hyperstring graph representation proposed by M. Tonomura for arithmetic algorithms [22].

1. はじめに

一般に、乗算アルゴリズムでは、すべての部分積を同時に得ることができる。しかし、除算アルゴリズムでは、部分剰余が関与するため前後の処理が独立でなくなり、順序性がある。そのため、逐次的に部分商を求めなければならない。そして、長いあいだ並列除算法は知られていなかったが、1980年代半ば頃に、P.W. Beame ら [3] によって内部計算に剰余数表現を用いる並列計算法が明らかにされた。しかし、岡部寿男ら [14,15] の具体的な考察によれば現実的な素子数規模ではまだ実現できない。現在までに様々な除算アルゴリズムが考案されているが、処理ビット数が32ないし64では、Newton 法などにより除数の逆数を求め、除数の逆数と被除数を乗算する方法、あるいは逐次処理法を基本にしたものなどが実用的である [12,18,24]。逐次型除算アルゴリズムを高速化する1つの方法として、2より高い基底を導入することが考えられている [1,2,8,9,11,21]。従来から研究されているのは、ほとんどが桁上げ保存加算器を利用したものである [12,21,25]。それに対して、高木ら [17,19] は $\{-1, 0, +1\}$ の冗長2進数表現にもとづいた冗長2加算器を利用した基底2の除算方式を提案し、谷口・枝末・西山・國信 [5,13,20] によって実現された。一般に、冗長2進の場合の方が、桁上げ保存の場合に比べて負の数の扱いが簡単なためその構成が容易になる。M.D. Ercegová [8] は、冗長2進加算器を利用した基底4の方式を提案している。彼の方法の注目すべき点は、従来のように $[1/2, 1]$ の区間に正規化する方法では商数字の選択に必要な桁数が多すぎて基底4以上を使う利点が得られないことから、正規化区間より若干ずれた $[63/64, 9/8]$ の区間に収めるスケーリング法というものを提案し、商数字選択の効率を高めたことである。本研究でも彼のスケーリング操作の概念を別のアプローチから支持できる結果を得た。高基底の場合を議論する前に、まず、基本として、基底2の場合を再検討して詳しく調べたので報告する。この検討のために、外村 [22] が提案した演算アルゴリズムの高階ストリング・グラフ表現による解析法を応用する。商数字の選択には、部分剰余値の3桁以上を参照するものをほとんどの研究者が採用している。2桁のみの参照で可能なことは知られていなかったが、Svoboda のアルゴリズム [1963年:16,23] を適用すれば得られることを、最近、N. Burgess [4] が示した。本研究でも、部分剰余値の2桁のみの参照で商数字が選択できることをスケーリング操作と独自の解法で再確認した。

2. 高階ストリング・グラフ表現

この章では、まず、ストリング・グラフ表現の定義を行い、それから本除算方式で利用する冗長2進加算器の演算規則を扱うための高階ストリング・グラフ表現について説明する。

A を空でない記号の有限集合とするとき、 A の要素の有限記号列は A 上のストリングと呼ばれる。 $n > 0$ について、 A^n は A 上の長さ n のストリングすべての集合を表す。また、 A 上の空も含むすべてのストリングの集合は、 A^* によって表す。 $a, b \in A^*$ に対して、 ab は2つのストリング a と b の連結ストリングを表す。任意の $a \in A$ と $x \in A^*$ に対して、演算子 ∂_r と ∂_l を

$$\partial_r(ax) = \partial_l(xa) = x \quad (2.1)$$

によって定義する。ストリング・グラフは4項組 $S = (A^{n-1}, f, A^n, \zeta)$ によって定義される。ここで、 f は任意の $x \in A^n$ に対して、

$$f(x) = (\partial_r(x), \partial_l(x)) \quad (2.2)$$

のよう A^{n-1} の要素対で表される(図2.1)。 A^{n-1} の要素をストリング・ノード、 A^n の要素をストリング・ブロック(あるいは辺)と呼ぶ。 $f(x)$ には、 $\partial_r(x)$ から $\partial_l(x)$ への向きが定義できるので、 $f(x)$ は有向ブロック(辺)であるという。 ζ は必要ならば A^{n-1} または A^n の要素への意味付けを与えるラベル付け関数である。必要がないときには明記しない。例として、任意の2進数を下位桁から上位桁に向かって表すために図2.2に示すようにストリング・グラフ $S = (B^2, f, B^3)$ をつくる。ここで、 $B = \{0, 1\}$ である。この例ではラベル付けによって特に意味を与えないでのラベル付け関数 ζ がない。有向ブロック $f(x)$ に関しては、例えば、2進数のある部分が $x=011$ とすると、 $\partial_r(x)=11$ 、 $\partial_l(x)=01$ であるから、ノード11からノード01への有向ブロック(11,10)で表現できる。また、それらのノード間の対応がはっきりしているので、ブロックの途中部分を図では共有させている(場合によっては省略してもよい)。その方が図を書く上では便利である。明らかに、ストリング・グラフ S から有向ブロック列を生成することによって、任意の2進数を表現できることがわかる。




図2.1 ストリング・グラフの定義。




図2.2 2進数とその桁移動を表すストリング・グラフ表現。

$$S = (B^2, f, B^3), B = \{0, 1\}$$




図2.3 加算を表現する高階ストリング・グラフの構成。

次に, $\bar{1}=-1$ とするとき, $\{\bar{1}, 0, 1\}$ で表現される冗長2進数の加算規則をストリング・グラフで表現する方法について説明する。ただし、本除算方式で採用する冗長2進加算器は、加数の方は $[0, 1]$ 表現に制限し、被加数の方に $[\bar{1}, 0, 1]$ 表現を許すものである。既に説明したように、ストリング・グラフ $S=(B^2, f, B^3)$ で任意の加数が表現できる。そこで、図2.3に示すように、加数のノードの中にさらに被加数のノードを定義することによってストリング・グラフを高階化し、被加数と加数の加算を表現する。また、加算では桁上げ状態が生じるので、桁上げ状態に応じて別々の高階ノードを定義する。すなわち、冗長2進加算規則の高階ストリング・グラフが、加算の桁上げ入力状態(キャリー) $i \in \{\bar{1}, 0, 1\}$ および $x \in B^2$ に対して、

$$HS = ([Bix^2], \{g_{ix}\}, B^3, \xi) \quad (2.3)$$

によって形式的に定義される。 $Bix = \{\bar{1}, 0, 1\}$ である。ただし、 i と x は Bix および g_{ix} の添字にも対応させられる。すなわち、 $Bix = B(i, x)$, $g_{ix} = g(i, x)$ と考えればよい。外側のノードを加数の高階ストリング・ノード(ノードの外側にノード値をラベル表示)，内側のノードを被加数のストリング・ノード(ノードの内側にノード値をラベル表示)と呼ぶ。被加数に関して、有向ブロック g_{ix} が定義される。すなわち、有向ブロック g_{ix} は、高階ストリング・グラフ $S=(B^2, f, B^3)$ によって定義される $p \in B^3$; $f(p) = (\partial r(p), \partial l(p))$; $x = \partial r(p)$, $y = \partial l(p)$ に対して、

$$g_{ix}(q) = ((\partial r(q), \partial l(q)) \mid \partial r(q) \in Bix^2, \partial l(q) \in Bix^2) \quad (2.4)$$




図2.4 本除算方式で採用する冗長2進加算規則を表現する高階ストリング・グラフHS。c1:キャリー1; c0:キャリー0。

によって定義される。ただし、 i, j, x, y は添字にも対応させられ、 $q \in Bix^3$, Bjy^3 ; $Bjy = \{\bar{1}, 0, 1\}$ である。 $j \in \{\bar{1}, 0, 1\}$ は1つ上位桁への桁上げ出力状態である。

任意の桁の演算規則は、加数の高階ストリング・ノード $x \in B^2$ と被加数のストリング・ノード $y \in Bix^2$ に関して定義される。すなわち、現在の桁の結果を r とすると、各ノードの左側の値とキャリー出力状態 j 、キャリー入力状態 i によって、

$$r = -2j + \partial l(x) + \partial l(y) + i \in \{\bar{1}, 0, 1\} \quad (2.5)$$

のように表現される。ここでは、 ξ は現在の桁の結果 r を被加数のストリング・ノード y にラベル付ける関数であるとする。図2.4に本除算方式で採用する冗長2進加算規則を表現する高階ストリング・グラフHSを示す。

3. 除算アルゴリズム

3. 1節で、まず、除算アルゴリズムについて、3. 2節で、商数字を選択する規則を冗長2進加算規則のストリング・グラフ表現を利用して導出する方法について、3. 3節で、除数の範囲を正規化区間 $[1/2, 1)$ より若干ずらせて、商数字選択を簡単にする方法について述べる。

3. 1 基数2の除算アルゴリズム

被除数を Y 、除数を X とする。基数2の除算アルゴリズムは、次のような漸化式で表わされる。

$$R_{i+1} = 2(R_i - q_i \cdot X) \quad (3.1)$$

ここで、 i は漸化式のステップ数、 $R_0 = Y$ 、 R_i は*i*ステップ目の商数字 q_i の決定前の部分剰余で、 q_i を決定した後に、 $R_i - q_i \cdot X$ を求めて基底2を乗じてシフトアップしたものが R_{i+1} である。漸化式(3.1)は冗長2進加算器を利用して求めるので、 $q_i \in \{-1, 0, 1\}$ である。図2.4に示した冗長2進加算規則を使用する。さらに、数は除数(非冗長2進数)を加減算する計算の都合上、次のような変則的な2の補数表現法をとるものとする。

$$r_{-1}r_0r_1r_2r_3\dots = -r_{-1} \cdot 2^1 + \sum_{j=0}^n r_j \cdot 2^{-j} \quad (3.2)$$

ここで、 $r_{-1} \in \{0, 1\}$ 、その他 $r_i \in \{-1, 0, 1\}$ 。

3. 2 高階ストリング・グラフ表現による商数字選択規則の導出

図2.4の冗長2進加算規則の高階ストリング・グラフ表現を利用して、基底2の除算の商数字 q_i の選択規則を導出する方法について説明する。商数字 q_i は冗長2進数の1桁 $\{-1, 0, 1\}$ で表される。それで、各演算ステップごとに1桁ずつシフトアップするので、シフトアップ前は常に最上位2桁($r_{-1}r_0$ 桁)がゼロになることを保証しなければならない。そのため、図2.4をもとにして最上位2桁の結果がゼロになるものを最上位4桁分まで展開して図3.1に示すようなものを作る。図3.1の展開では、最上位1桁目(r_{-1} 桁)は加数が補数表示にあたるため省略して2桁目(r_0 桁)から表示している。また、図2.4の高階ストリング・グラフ表現では、下位桁から上位桁へ向かって有向辺をついているが、ここでは上位桁から下位桁へたどるために、有向辺を逆に見て展開する。浮動小数点表現では、演算前の数は正規化されていて、 $0.1\dots$ のかたちをしている。 $q_i = 1$ を選択するときは、加数は $11.0\dots (= -X)$ 、 $q_i = -1$ を選択するときは、加数は $00.1\dots (= X)$ 、 $q_i = 0$ を選択するときは、加数は $00.0\dots (= 0)$ のかたちに表現されるので、図3.1に示すように、それぞれ(a-1)加数ノード11または(b-1)加数ノ




図3.1 冗長2進加算規則の高階ストリング・グラフ表現の上位3桁を展開したもの。ただし、最上位1桁目は補数表示にあたるため省略して2桁目から表示している。

ード000、(a-2, 3, 4)加数ノード10と(b-2, 3, 4)加数ノード01から出発してストリング・グラフ展開してみる。ここで、部分剰余のシフトアップ前の結果が常に000…であることを保証しなければならないので、ラベル値が0の被加数ノードから出発するのみを取り出して表示する。ただし、図では r_{-1} 桁が省略されているが、その桁のラベル値ももちろん0である。また、部分剰余のシフトアップ後の結果が1.1…または $\bar{1}.\bar{1}…$ となると、 q_i の選択が意味的にできなくなるので、これらを除外しなければならない。それで、図3.1において、(a-4)の被加数101…で加数101…の場合に、結果が1.1…に、(b-4)の被加数101…で加数010…の場合に、結果が $\bar{1}.\bar{1}…$ となるが、このような場合は存在しないことが示せる。なぜならば、演算は(a-2)の場合から出発するが、加数が101…のときは結果に1.…または $\bar{1}.\dots$ が出現しないから以降も出現できないからである。

図3.1をまとめると表3.1に示すように部分剰余の上位3桁 $r_0r_1r_2$ からの商数字 q_i の選択と加算制御信号 q_c と q_v が得られる。

表3. 1 部分剰余の上位3桁 $r_0r_1r_2$ からの商数字 q_i
の選択と加算の制御 (d : don't care)

入力 $r_0r_1r_2$	商数字 q_i	出力 $q_c q_v$	入力 $r_0r_1r_2$	商数字 q_i	出力 $q_c q_v$
111	d	dd	111	d	dd
110	d	dd	110	d	dd
111	d	dd	111	d	dd
101	1	01	101	1	11
100	1	01	100	1	11
101	1	01	101	1	11
111	1	01	111	1	11
110	1	01	110	1	11
011	1	01	011	1	11
010	1	01	010	1	11
111	0	00	111	0	10
011	0	00	011	0	10
001	0	00	001	0	10
000	0	dd	000	0	dd

3. 3 スケーリング操作による商数字選択の簡単化

M.D. Ercegovac [8,9,11]は、従来のように $[1/2, 1)$ の区間に正規化する方法では商数字を選択するために必要な桁数が多くなりすぎて4以上の高基底を使う利点がないことを指摘した。そのため、彼はより少ない桁数で選択する方法を提案した。それは基底4の場合、従来の正規化区間の $[1/2, 1)$ より若干ずれた $[63/64, 9/8)$ の区間に収まるように変換する（彼はこれをスケーリングと呼んだ）ものである。本報告の前節までの高階ストリング・グラフを利用した考察でも、得られた図3. 1が非対称であるため、区間をずらせば対称になるのではないかという推測ができる。また、図3. 1に示した冗長2進加算規則のストリング・グラフ展開によれば、商数字の選択には上位3桁の部分剰余値を参照しなければならない。しかし、この図から、もし、除数の正規化区間をずらせることができれば、商数字をもっと容易に選択できそうなところがあるかもしれない。以下ではこのことが具体的に示せることを述べる。

図2. 4の展開を元にして、商数字 $q_i=0$ の場合、演算後の部分剰余値の上位1桁 r_0 がゼロとなるものを表示すると図3. 2に示すようになる。そして、商



図3. 2 商数字 $q_i=0$ の場合について、部分剰余値の上位1桁 r_0 がゼロとなる展開。




図3. 3 商数字 $q_i=1$ の場合から除数のスケーリング範囲の候補を求める：点線で示した加数ノードは候補から除外される。

数字 $q_i=1$ の場合について、演算前の部分剰余値の残りのパターンは $0\bar{1}, \bar{1}\dots, 0\bar{1}, 0\dots$ であるから、演算後の部分剰余値の上位1桁 r_0 がゼロとなる加数のパターンを、図2. 4の加数と被加数の関係を逆にして展開して求めると、図3. 3に示すように、加数が $01, 0\dots$ の場合しかないことがわかる。従って、除数の範囲は $1, 0\dots = [1, 3/2)$ しかあり得ないことがわかる。しかも部分剰余値の上位2桁を参照するだけで商数字が選択できる解が得られる。最上位桁の補数表現部分は必要ない。この結果をまとめると図3. 4に示すようになり、さらに表3. 2に示すように部分剰余の上位2桁 r_0r_1 のみからの商数字 q_i の選択と加算制御信号 q_c と q_v が得られる。そして、スケーリング操作は、

$$M = m_1 2^1 + m_0 2^0 + m_{-1} 2^{-1} \quad (3.3)$$

とするとき、

$$Y/X = (MY)/(MX) = Y'/X' \quad (3.4)$$

なる関係から、表3. 3に示すようにもとの除数Xの小数点以下2桁目を反転+1させる操作によって求め

商数字	$q_i=0$	商数字	$q_i=0$
加数 被加数	11	加数 被加数	00
(a-1) 11 00 01	11 11^0, 00^0, 01^0	(b-1) 11 00 01	00 11^0, 00^0, 01^0
商数字	$q_i=1$	商数字	$q_i=1$
加数 被加数	01	加数 被加数	10
(a-2) 11 10	01 10^0	(b-2) 11 10	10 10^0

図3. 4 冗長2進加算規則の高階ストリング・グラフ表現の上位2桁 r_0r_1 を展開したもの。

ることができる。ただし、この場合は実際にはもっと簡単で、除数を正規化したときに、小数点以下2桁目の値を参照するだけで決定できる。ここで、 $Y' = MY$, $X' = MX$ 。

表3. 2 部分剰余の上位2桁 r_0r_1 からの商数字 q_i の選択と加算の制御

入力 r_0r_1	商数字 q_i	出力 $q_c q_v$	入力 r_0r_1	商数字 q_i	出力 $q_c q_v$
$\bar{1}1$	$\bar{1}$	01	11	1	11
10	1	01	10	1	11
$\bar{1}1$	0	00	$\bar{1}1$	0	10
01	0	00	01	0	10
00	0	d0	00	0	d0

表3. 3 除数Xのスケーリング操作

除数X	$2^{120} 2^{-1}$
0.11	0 1 1
0.10	1 0 0




図4. 1 除算器の構成

4. 基数2の除算器の実現

基数2の除算器は、図4. 1に示すように各演算ステップの回路を配列的に接続して構成される。まず、被除数Yおよび除数Xは、表3. 3に示した除数Xのスケーリング操作Mにもとづいて、図4. 2に示すように除数Xの小数点以下2桁目の値 x_2 によって入力がセレクトされ、桁上げ先見付き加算器(CLA)を使って、それぞれ Y' , X' に変換される。一般に、ゼロ除算の検出や除数Xと被除数Yの桁合わせの操作が必要なので、これらと並列にスケーリング操作を実行すればオーバヘッドの問題はない。

部分剰余の上位2桁 r_0r_1 から商数字 q_i が選択される。この商数字選択回路および加算制御回路は表3. 2から図4. 3に示すものが得られる。比較のため、表3. 1から得られる従来の3桁解の商数字選択回路を図4. 4に示す。この結果、商数字選択のためのゲート段数(2入力AND, OR, EOR相当を1段と数える)は、従来の4段から2段に削減される。そして、商数字1桁あたりの演算に必要な総ゲート段数は、9段から7段になり、約25%改善されることになる。




図4. 2 オペランドのスケーリング操作




図 4. 3 商数字選択（2 行）と部分剰余計算回路




図 4. 4 商数字選択回路（3 行）




図 4. 6 バス・トランジスタを使った基本論理回路




図 4. 5 冗長 2 進→2 進変換器（4 行分）

商数字 q_i の選択結果は、冗長 2 進数であるため、通常の 2 進数に変換される。商数字は逐次得られることから、M.D. Ercegovac [7] は逐次演算中に変換する方法を考案している。彼の方法は、2 つの変換候補を計算しながら商数字の決定に従って候補を選択する方法である。本報告では、冗長 2 進数は 1 と $\bar{1}$ が互いに排他的に表現されるという性質を利用して、図 4. 5（4 行分の例）に示すように、論理を簡単にした冗長 2 進→2 進変換器を構成する。また、図 4. 6 に示すバス・トランジスタを使った基本論理回路によってこれらの論理ゲートを構成すれば、ゲートのスイッチングの役割をしている A 入力側（商数字の上位桁に相当）の動作が先に完了しているとすれば、B 入力側（商数字の下位桁に相当）の動作がその後に定まっても、B の入力信号は瞬時にゲートを通過するだけなので高速に動作することになる。

5. おわりに

基數2の除算器の構成に関して、従来のように除数を $[1/2, 1)$ の区間に正規化する方法では、商数字を選択するためには部分剰余値の3桁以上を参照する必要がある。ところが、外村の提案している高階ストリング・グラフ手法を応用することによって、除数の範囲を、 $[1, 3/2)$ の区間にスケーリング操作すると、部分剰余値の2桁を参照するだけで商数字が選択できることがわかった。その結果、従来よりも総ゲート段数が約25%減少し効率的な除算器が構成できることを示した。この解は、最近、N. Burgess [4]が1963年に発表されたSvobodaのアルゴリズム[16,23]を適用して得ているが、それを再確認するものである。ただし、彼の方法は商数字に0を選択したとき、ノーオペレーションで桁あふれを防ぐのに対して、本方法は、この場合もゼロ加算を実行し、桁あふれのないことを保証するものである。ノーオペレーションのためのセレクタは不要である。

本報告で示した基數2の除算器の理論および構成方法は、今後、基數が2より高いものに拡張されるが、それらを議論するときの基礎となるものである。そして、それらの評価基準となる。

参考文献

- [1] Atkins, D.E. : Higher-Radix Division Using Estimates of the Divisor and Partial Remainders, IEEE Trans. on Computers, Vol. C-17, No.10, pp.925-934, Oct. (1968).
- [2] Atkins, D.E. : Design of the Arithmetic Units of ILLIAC III : Use of Redundancy and Higher Radix Methods, IEEE Trans. on Computers, Vol.C-19, No.8, pp.720-733, Aug. (1970).
- [3] Beame, P.W., Cook, S.A. and Hoover H.J. : Log Depth Circuits for Division and Related Problems, 25th IEEE FOCS, pp.1-6, Oct. (1984), SIAM J. Comput., Vol.15, No.4, pp.994-1003, Nov. (1986).
- [4] Burgess, N. : A Fast Division Algorithm for VLSI, ICCD '91, pp.560-563, Oct. (1991).
- [5] Edamatsu, H. et al. : A 33MFlops Floating Point Processor using Redundant Binary Representation, Proc. of ISSCC88, pp. 152-153, (1988).
- [6] Ercegovac, M.D. and Lang, T. : A Division Algorithm with Prediction of Quotient Digits, IEEE Proc. of 7th Symposium on Computer Arithmetic, pp.51-56, (1985).
- [7] Ercegovac, M.D. and Lang, T. : On-the-Fly Conversion of Redundant into Conventional Representations, IEEE Trans. on Computers, Vol.C-36, No.7, pp.895-897, July (1987).
- [8] Ercegovac, M.D. and Lang, T. : Simple Radix-4 Division with Divisor Scaling, UCLA Comput. Sci. Dept., Tech. Rep. CSD-870015, Mar. (1987).
- [9] Ercegovac, M.D. et al. : Implementation of Fast Radix-4 Division with Operands Scaling, ICCD '88, 486-489, (1988).
- [10] Ercegovac, M.D. and Lang, T. : Fast Radix-2 Division with Quotient-Digit Prediction, Journal of VLSI Signal Processing, 1, pp.169-180, (1989).
- [11] Ercegovac, M.D. and Lang, T. : Simple Radix-4 Division with Operands Scaling, IEEE Trans. on Computers, Vol.C-39, No.9, pp.1204~1208, Sept. (1990).
- [12] Hwang, K., Computer Arithmetic, John Wiley & Sons, Inc., New York, 1979. (堀越彌監訳：コンピュータの高速演算方式，近代科学社，東京，1980.)
- [13] Kuninobu, S. et al. : Design of High Speed MOS Multiplier and Divider using Redundant Binary Representation, IEEE International Symposium on Computer Arithmetic, pp.80-86, (1987).
- [14] 岡部寿男, 高木直史, 矢島脩三 : 剰余数表示法を用いたO(log n)段nビット2進除算器, 信学技報, A L 8 5 - 8 9 , pp.35-44, Mar. (1986).
- [15] 岡部寿男, 高木直史, 矢島脩三 : 剰余数表示法を用いた初等関数計算の対数段回路アルゴリズム, 信学論(D), J73-D-I, No.9, pp.723-728, (1990).
- [16] A. Svoboda : An algorithm for division, Information Processing Machines, Vol. 9, pp. 183-190, 1963.
- [17] 高木直史他2名 : 冗長2進表現を利用したVLSI向き高速除算器, 信学論(D), J67-D, No.4, pp.450-457, (1984).
- [18] 高木直史, 矢島脩三 : 算術演算のハードウェアアルゴリズム, 情報処理 Vol.26, No.6, pp.632-639, (1985).
- [19] 高木直史他2名 : 演算処理装置, 公開特許公報(A)昭63-8824, 昭63-49836, (1988).
- [20] 谷口隆志, 技木壽一, 西山保, 國信茂朗 : 冗長2進表現を用いた高速浮動小数点プロセッサ, 信学技報, ICD87-100, pp.43-48, (1988).
- [21] Taylor, G.S. : Radix 16 SRT Dividers With Overlapped Quotient Selection Stages, IEEE Proc. of 7th Symposium on Computer Arithmetic, pp.64-71, (1985).
- [22] 外村元伸 : 演算アルゴリズムのストリング・グラフ表現, 情報処理学会論文誌, Vol.31, No.8, pp.1242-1250, (1990).
- [23] Tung, C. : A division algorithm for signed-digit arithmetic, IEEE Trans. Computers, Vol. 17, pp. 887-889, (1968).
- [24] 矢島脩三 : ハードウェアアルゴリズムの最近の動向, 電子情報通信学会誌 Vol.72, No.8, pp.907-914, (1989).
- [25] Zurawski, J.H.P. and Gosling, J.B. : Design of High-Speed Square Root Multiply and Divide Unit, IEEE Trans. on Computers, Vol.C-36, No.1, pp.13-23, Jan. (1987).