冗長複素数系に基づく再構成型算術演算回路の構成

• Item type: SIG Technical Reports(1)
• 公開日: 1996-07-24
• タイトル: 冗長複素数系に基づく再構成型算術演算回路の構成
• タイトル / 言語: en
• タイトル: Design of Reconfigurable Arithmetic Circuits Using Redundant Complex Number Systems
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東北大学大学院情報科学研究科
• 著者所属: 東北大学大学院情報科学研究科
• 著者所属: 東北大学大学院情報科学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Sciences, Tohoku University
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Sciences, Tohoku University
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Sciences, Tohoku University
• 著者名: 天田博章; 青木孝文; 樋口龍雄
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では複素数演算を高速に実行し，かつ，実数演算器へ実時間で再構成可能な実数／複素数再構成型算術演算回路のハードウェアアルゴリズムについて述べる．提案する再構成型算術演算回路は，(）単精度複素数乗算，()倍精度実数乗算，(i)単精度実数4入力積和演算2並列の3つの演算モードを実現する．本稿では，各演算モードで用いる数系の代数的構造に着目して，演算回路の再構成を議論する方法を提案する．また，レイアウトのグリッドモデルを用いた再構成効率を定義し，本手法の有効性を評価する．さらに，実際の回路の構成法についても述べる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a hardware algorithm for a real/complex reconfigurable arithmetic unit, which can change it's structure for three arithmetic modes in real time. The three modes realize (i) a single precision complex-number multiplication, (ii) a double precision real-number multiplication, and (iii) a pair of single precision real-number four-input multiply additions, respectively. We discuss the reconfiguration of the hardware structure and its efficiency on the basis of algebraic similarity among number systems used in the three arithmetic modes. This paper also discusses the design of the proposed arithmetic unit using standard binary logic circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN1009593X
• 書誌情報: 情報処理学会研究報告アルゴリズム（AL）; 巻 1996, 号 67(1996-AL-052), p. 9-16, 発行日 1996-07-24
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会