

記号処理 56-6
計算機アーキテクチャ 84-6
(1990. 9. 28)

記号処理言語プロセッサOlive のアーキテクチャ評価

畠田 伸一 丸山 勉 横田 実
日本電気(株) C&Cシステム研究所

記号処理言語プロセッサOliveのアーキテクチャ評価を行った。Oliveは、RISCアプローチによる1チップ化とマシンクロックの高速化に重点を置いたハードウェア・アーキテクチャを採用し、タグ・アーキテクチャ、命令レベル並列処理機能、分岐方向予想型命令の3機能による記号処理言語の高速化を狙っている。さらに、load/storeなど汎用命令の高速実行に注意を払っており、従来の記号処理言語専用マシンが苦手としていたCなどのプログラミング言語も高速実行できる。

評価では、導入した3機能の効果、Dryystone値による汎用プロセッサとしての処理性能を求め、Oliveの有効性を確認すると共に、今後の課題を明確にした。

Performance Evaluation of Symbolic Processing Language Processor: Olive

Shinichi Habata Tuyoshi Maruyama Minoru Yokota
C&C Systems Research Lab., NEC Corporation
1-1, Miyazaki 4-Chome, Miyamae-Ku, Kawasaki, Kanagawa 213 JAPAN

This paper reports a performance evaluation of an Olive processor, designed to attain high performance in symbolic processing language program execution, especially Lisp and Prolog. Olive is based on a RISC (Reduced Instruction Set Computer), and has three features; a tag-architecture, an instruction-level parallel processing facility and a conditional-branch instruction for squashing.

The effectiveness of three features are measured. Measurement results shows that a tag-architecture attains 1.2 - 1.7 times speed-up, an instruction-level parallel processing architecture improves an execution speed 1.3 - 1.5 times faster, and a conditional-branch instruction for squashing achieves 1.1 - 1.3 times speed-up improvement.

1.はじめに

記号処理言語プロセッサOliveのアーキテクチャ評価を行った。Oliveは、RISCアプローチによる1チップ化とマシンクロックの高速化に重点を置いたハードウェア・アーキテクチャを採用し、タグ・アーキテクチャ、命令レベル並列処理機能、分岐方向予想型命令の3機能による記号処理言語の高速化を狙っている。さらに、load/storeなどの汎用命令の高速実行に重点を置き、従来の記号処理言語専用マシンが苦手としていたCなどのプログラミング言語も高速実行できるプロセッサである。

評価では、高速化の為に導入した3機能の効果、DryStone値測定による汎用プロセッサとしての処理性能を求め、Oliveの有効性を確認すると共に、今後の課題を明確にした。

2.従来の記号処理言語専用マシンの問題点

記号処理言語はそれまでのプログラミング言語と処理形態が大きく異なり、高速な実行環境を実現するには従来の計算機アーキテクチャと異なる専用アーキテクチャが必要である。従来の記号処理言語専用マシンは、応用システムを全て記号処理言語で記述する单一言語環境を積極的に採り入れていた。この為、記号処理言語以外のプログラミング言語の実行速度が軽視され、load/storeなど汎用命令の実行速度が遅い欠点があった。しかし、実用規模の応用システムを分析した結果^[3]、load/storeなど汎用命令の使用頻度が高いことが判った。

Oliveでは上記問題点を考慮し、RISCアプローチによる、1チップ化とマシンクロックの高速化に重点を置いたハードウェア・アーキテクチャを採用した。

また、ソフトウェア面では、コンパイラの最適化処理による冗長な処理の除去が可能となり、記号処理言語の実行速度を遅くしていた特有の処理の頻度を減少できるようになった。このコンパイラの最適化処理などのソフトウェア面での高速化技術を活用する為、Oliveでは記号処理言語の処理方式として、最適化コンパイラ／コードジェネレータ方式を採用した。記号処理言語の処理方式は、図1に示す3つの方式に分類できる。処理速度の点では、最適化コンパイラ／コードジェネレータ方式が優れているが、コードサイズの点では、マイクロインタプリタ方式が優れている。3つの方式の利点／欠点をまとめたのが表1である。

3.記号処理言語高速化の為に導入した3機能

Oliveでは、タグ・アーキテクチャ、命令レベル並列処理機能、分岐方向予想型命令の3機能による記号処理言語の高速実行を狙っている。




図1. 記号処理言語の処理方式

表1. 記号処理言語処理方式の比較

処理方式	実行コード	コンパイラによる処理の最適化	最適化率	コード量
インタプリタ方式	内部コード	内部コード生成時のみ	小	小
仮想マシン方式	中間コード	中間コード生成時	中	中
最適化コンパイラ／コードジェネレータ方式	機械語命令	中間コード生成時と機械語命令生成時	大	大

3.1. タグ・アーキテクチャ

記号処理言語特有の処理を高速化する手段として、タグ・アーキテクチャを採用した。Oliveに導入したタグ・アーキテクチャは、タグ値の一致／不一致による条件分岐を行うタグ分岐、タグ値による多方向分岐を行なう多方向タグ分岐、データのタグ値を変更してメモリに書き込むタグ書き換えの3処理を高速化する。

タグ分岐処理の高速化

タグ分岐処理用の命令jmp tgtを用意した。jmp tgt命令を使用した場合、タグ分岐処理は以下となる。

jmp tgt arXX, tag_COND, Label

遅延スロット

jmp tgt命令を使用しない場合、Oliveでのタグ分岐処理は、タグ・フィールドの切り出し、タグ値の比較、比較結果による条件分岐の3つの処理が必要となる。この場合、以下の様になる。

gttg gr00, arXX
subi gr01, gr00, tag_COND
bnz Label

遅延スロット

データはレジスタarXXが保持し、条件のタグ値はtag_COND、分岐先アドレスはLabel、中間結果を保持する作業レジスタとしてgr00とgr01を使用すると仮定している。遅延スロットの影響を無視すると、jmp tgt命令により、タグ分岐処理の処理速度が3倍になる。

タグ分岐処理高速化で期待できる改善度

タグ分岐処理が3倍に高速化されることにより記号処理言語の処理速度改善の期待値TBは以下となる。

$$TB = N / \{N * (1 - R_{tb}) + N * R_{tb} / 3\}$$
$$= 3 / (3 - 2 R_{tb})$$

N は $j m p t g$ 命令を使用しない場合の総実行ステップ数、 R_{tw} は $j m p t g$ 命令を使用しない場合のタグ分岐処理の実行ステップ数が総実行ステップ数に対して占める割合である。

タグ書き換え処理速度の改善度

タグ書き換え処理用の命令 $w t t g$ を用意した。 $w t t g$ 命令を使用した場合、タグ書き換え処理は以下となる。

$w t t g \ arXX, gr10, tag_j$

$w t t g$ 命令を使用しない場合、 $O l i v e$ でのタグ書き換え処理は、レジスタ上のデータの型を変更する処理と、その結果をメモリに書く処理の2つの操作が必要になる。レジスタ上のデータの型を変更する処理は、タグ・フィールドに即値を書き込む $m v t g$ 命令を使用する。この場合、以下の様になる。

$m v t g \ gr\theta\theta, arXX, TAG_j$
 $w t \ gr\theta\theta, gr10$

データはレジスタ $arXX$ 、メモリ・アドレスは $dr10$ が保持し、新しいタグ値は tag_j 、タグ値変更後の中間結果は $gr\theta\theta$ が保持すると仮定している。 $w t t g$ 命令導入により、タグ書き換処理の処理速度が2倍になる。

タグ書き換え処理高速化で期待できる改善度

タグ書き換え処理が2倍に高速化されることにより記号処理言語の処理速度改善の期待値 TW は以下となる。

$$TW = N / \{N * (1 - R_{tw}) + N * R_{tw} / 2\}$$

$$= 2 / (2 - R_{tw})$$

N は $w t t g$ 命令を使用しない場合の総実行ステップ数、 R_{tw} は $w t t g$ 命令を使用しない場合のタグ書き換え処理の実行ステップ数が総実行ステップ数に対して占める割合である。

3.2. 命令レベル並列処理機能

処理高速化の基本手段として、命令レベル並列処理機能を導入した。この為、 $O l i v e$ の機械語命令語の形式を以下とした。

主命令 + 副命令

+ レジスタのインクリメント/ディクリメント指定副命令としては、 $m o v e$ とジャンプ命令が使用できる。命令レベル並列処理機能により、1つの命令で3種の処理の並列実行が可能となった。さらに、タグ分岐命令と後に続くメモリアクセス命令の並列実行を可能とする $r d c k / w t c k$ 命令を追加した。

命令レベル並列処理機能による処理速度の改善度

ハードウェアの制約から、 $O l i v e$ の機械語命令は1語長とした。この為、機械語命令のビット長が制約となり、並列に実行できる処理の制限が強い。命令レベル並列処理機能には、以下の3使用形態がある。

形態1： 主命令 + 副命令

形態2： 主命令 + レジスタのインクリメント
ト/ディクリメント指定

形態3： 主命令 + 副命令 + レジスタの
インクリメント/ディクリメント指定

命令レベル並列処理機能を使用した場合の実行ステップと使用しない場合の実行ステップ数を比較し、命令レベル並列処理機能による処理速度の改善効果を示す。命令レベル並列処理機能を使用していない時の実行ステップ数 N_0 は以下である。

$$N_0 = N + R_c * N + R_r * N + 2 * R_{cr} * N$$

N は命令レベル並列処理機能使用時のステップ数、 R_c は形態1の使用頻度、 R_r は形態2の使用頻度、 R_{cr} は形態3の使用頻度を表す。したがって、平均並列度 AP は以下となる。

$$AP = N_0 / N$$

命令レベル並列処理機能により処理速度が AP 倍になる。

$r d c k / w t c k$ 命令による処理速度の改善度

与えられたデータの型を検査し、ポインタである場合、ポインタの指すメモリ番地をアクセスする処理を高速化する為、タグ分岐命令と後に続くメモリアクセス命令を並列実行する必要がある。 $O l i v e$ では、この処理高速化の為に、 $r d c k / w t c k$ 命令を用意した。

ポインタが指す先のメモリを読み出す処理は、前記タグ分岐命令 $j m p t g$ を使用すると、以下の様になる。

$! j m p t g \ arXX, TAG_ref, Label_not_ref$
 遅延スロット

$rd \ arXX, arXX$

! は分岐条件が負論理であることを示し、条件のタグ値とレジスタ上のデータのタグ値が不一致の時、分岐する。データは $arXX$ が保持すると仮定した。TAG_ref はポインタのタグ値、Label_not_ref はデータがポインタ以外である場合の分岐先アドレスである。ポインタが指す先のメモリへ書き込みを行う処理も同様である。一般に、 $a rXX$ のデータがポインタである割合が高い為、 $r d$ 命令、または、 $w t$ 命令をタグ分岐命令と並列実行することで、処理を高速化できる。

$r d c k$ と $w t c k$ 命令は、レジスタが保持するメモリアドレスのタグ値と条件のタグ値を比較し、一致/不一致によりメモリアクセスの実行/中止を制御する。この命令により、上記ポインタが指す先をアクセスする処理に命令レベル並列処理機能が適用可能となる。 $r d c k$ 命令を使用すると、上記ポインタの指す先を読み出す処理が以下となる。

$rdck \ arXX, arXX \ & j m p t g \ arXX,$
 $TAG_ref, Label_not_ref$

遅延スロット

$r d c k / w t c k$ 命令を主命令、 $j m p t g$ 命令を副命令として使用する。遅延スロットの影響がない場合、

ポインタの指すデータをアクセスする処理は1命令で実行できる。したがって、`r d c k / w t c k` 命令により、データの型を調べ、ポインタである場合、ポインタの指す先をアクセスする処理の処理速度が2倍になる。

`r d c k / w t c k` により期待できる改善度

`r d c k / w t c k` 命令による記号処理言語の処理速度改善の期待値 R_W は以下となる。

$$R_W = N / \{N * (1 - R_{rw}) + N * R_{rw} / 2\}$$

$$= 2 / (2 - R_{rw})$$

N は `r d c k / w t c k` 命令を使用しない場合の総実行ステップ数、 R_{rw} は `r d c k / w t c k` 命令を使用しない場合のポインタの指す先をアクセスする処理の実行ステップ数が総実行ステップ数に対して占める割合である。

3.3. 分岐方向予想型命令

条件分岐処理を高速化する為、分岐方向予想型命令を導入した。記号処理言語は条件分岐命令の使用頻度が高い。したがって、条件分岐処理の高速化は重要である。分岐方向予想型命令は、条件による分岐発生の有無により、遅延スロットの命令の実行／実行抑止を制御する。この制御により、分岐先の命令を遅延スロットに割り当てることが可能となり、遅延スロットの `n o p` 命令量を減少し、条件分岐処理を高速化できる。

`O l i v e` では、遅延スロットの `n o p` 命令頻度が増加すると予想される。第1の理由は、記号処理言語は条件分岐命令の使用頻度が高く、遅延スロットの量が多いからである。第2の理由は、タグ・アーキテクチャと命令レベル並列処理機能による実行ステップ数を減少する過程の中で、条件分岐命令と遅延スロットの命令を1つの命令にする、または、遅延スロットの命令と他の命令を1つの命令にする処理が発生し、遅延スロットに割り当て可能な命令が減少するからである。

遅延スロットの `n o p` 命令による効果の減少

命令レベル並列処理機能と `r d c k` 命令を使用した処理高速化の過程において、遅延スロットの `n o p` 命令が増加し、処理速度改善の効果が減少する例と分岐方向予想型命令による改善効果について説明する。

(car arla ar00) ----- ①

(car arlc arlb) ----- ②

`ar00` と `arl0` はリスト・データへのポインタを、`arl0` と `arlc` は読み出したデータを保持するレジスタである。命令レベル並列処理機能を使用しない場合、以下となる。

`!jmpgt ar00, tag_cons, Label_except1` - ①の処理
`nop` 遅延スロット

`!jmpgt arlb, tag_cons, Label_except` - ②の処理
`rd arla, ar00` - ①の処理 遅延スロット
`rd arlb, arlb` - ②の処理

命令レベル並列処理機能と `r d c k` 命令を使用すると、

以下の様になる。

```
rdck arla, ar00 & !jmpgt ar00,
tag_cons, Label_except - ①の処理
nop 遅延スロット
rdck arlb, arlb & !jmpgt arlb,
tag_cons, Label_except - ②の処理
nop 遅延スロット
```

5命令の処理が4命令となる。しかし、2番目の条件分岐命令の遅延スロットも `n o p` 命令となり、遅延スロットの `n o p` 命令が1個から2個に増加した。

分岐非優先の分岐方向予想型命令を使用した場合、上記処理は以下となる。

```
rdck arla, ar00 & !jmpgt ar00,
tag_cons, Label_except - ①の処理
rdck arlb, arlb & !jmpgt arlb,
tag_cons, Label_except - ②の処理
```

遅延スロットの `n o p` 命令を全て有効な命令に置き換えることができる。

分岐方向予想型命令による条件分岐処理速度の改善度

分岐方向予想型命令の効果について、従来型条件分岐命令と比較して説明する。従来型条件分岐命令を使用した場合、条件分岐処理の総ステップ数 N_s は以下となる。

$$N_s = N_b + (1 - R_s) * N_b$$

N_b は実行した条件分岐命令の総数、 R_s は実行した遅延スロットの命令が有効命令である確率を表す。右辺第2項は、遅延スロットの `n o p` 命令により増加したステップ数である。分岐方向予想型命令は、上式第2項の原因となる条件分岐命令を置き換え、遅延スロットの `n o p` 命令を有効な命令に置き換える。遅延スロットの `n o p` 命令が減少することにより、条件分岐処理が速くなる。分岐方向予想型命令を使用した場合の条件分岐処理の総ステップ数 N_s は以下となる。

$$N_s = N_b + (1 - R_{pb}) * (1 - R_s) * N_b + (1 - R_{pe}) * R_{pb} * (1 - R_s) * N_b$$

R_{pb} は分岐方向予想型命令により遅延スロットの `n o p` 命令が有効な命令に置き換わる割合、 R_{pe} は分岐方向予想型命令を的中する確率をあらわす。第2項は、分岐方向予想型命令を使用しても有効な命令に置き換えができない遅延スロットの `n o p` 命令のステップ数である。第3項は、分岐方向の予想が外れた時の無効ステップ数である。分岐方向予想型命令は、分岐方向予想が的中した場合、条件分岐を1ステップで実行する。しかし、分岐方向予想が外れた場合、2ステップ必要となる。処理速度の改善度は以下となる。

$$N_s / N_b = \{1 + (1 - R_s)\} / \{1 + (1 - R_{pb}) * (1 - R_{pe}) * R_{pb}\}$$

分岐方向予想型命令により期待できる改善度

分岐方向予想型命令による記号処理言語の処理速度改善の期待値B Pは以下となる。

$$B P = N / \{N - R_{pb} * (1 - R_p) * N * R_{cb}\}$$

$$= 1 / \{1 - R_{pb} * R_{cb} * (1 - R_p)\}$$

Nは分岐方向予想型命令を使用しない場合の総実行ステップ数、R_{cb}は分岐方向予想型命令を使用しない場合の条件分岐命令の実行ステップ数が総実行ステップ数に対して占める割合である。分岐方向予想型命令は、遅延スロットのn o p命令実行量を減少するもので、遅延スロットのn o p命令実行量が多い場合に効果を発揮する。したがって、条件分岐命令の使用頻度が高い記号処理言語を処理対象とし、タグ・アーキテクチャと命令レベル並列処理機能により遅延スロットのn o p命令量が増加するO l i v eでは、分岐方向予想型命令の効果が大きくなると期待できる。

4. 処理速度改善効果の実測結果

本章では、Lisp/Prologコンテスト、G a b r i e l、E C R Cの3種のベンチマークプログラムを使用して、各機能の使用頻度を求め、処理速度改善効果を詳細に分析する。

4. 1. 評価環境

使用頻度の詳細な分析には、F D L記述のO l i v eシミュレータを使用した。使用頻度とは、総実行ステップ数に対する各機能の実行ステップ数の割合である。分析では、O l i v eを基準にして、各機能を使用した場合のステップ数と使用しない場合のステップ数を比較し、各機能による処理速度の改善度を求めた。さらに、ベンチマークプログラムの処理時間を汎用マイクロプロセッサ上の商用処理系と比較し、O l i v eの処理速度を検証した。

4. 2. タグ・アーキテクチャによる改善度

タグ・アーキテクチャは、タグ分岐、多方向タグ分岐、タグ書き換えの3処理を高速化する。評価に使用したベンチマークプログラムでは、多方向タグ分岐処理を使用する機会が無かった為、タグ分岐とタグ書き換え処理高速化による処理速度の改善効果を詳細に分析した。

タグ書き換え処理高速化による処理速度の改善効果

評価に使用したO l i v eの機械語命令コードでは、タグ書き換え処理を2つの目的で使用している。1つは、ヒープ上にリスト、または、構造体を生成する手段としてである。もう1つは、スタック上に制御フレームを生成する時に、スタックトップなどの制御ポインタのタグ値を書き換える処理である。後者は、ガーベージコレクション処理（以下、G C処理と略す）などを容易にする為、記号処理言語専用マシンで採用している。この操作は省略が可能である。しかし、タグ書き換え操作の負荷

が軽い専用マシンでは、制御フレーム生成時のタグ書き換え操作を行っても、処理速度に影響がない為、G C処理が容易となるフレーム生成時のタグ書き換え操作を行っている。

後のタグ書き換え操作を含むコードを取り除いたコードの各々について処理速度改善の効果を分析した。その結果が表2である。L i s pのベンチマークプログラムでは、タグ書き換え命令w t t gの使用目的が全て制御フレーム生成時のタグ書き換え操作である。S t a kのw t t g命令の使用頻度が極端に低い理由は、スタック上のフレームを使用しないからである。

S t a kを除く6個のベンチマークプログラムにおけるw t t g命令の使用頻度は7~19%である。結果として、w t t g命令による処理速度の向上は1.07~1.19倍と、簡単なハードウェア機能の追加で処理速度を改善できることを確認した。

表2. タグ書き換え処理高速化による処理速度改善の効果

ベンチマーク プログラム名	フレームのタグ値設定を含む		フレームのタグ値設定を除く	
	w t t g命令 の使用頻度	w t t gによ る速度改善度	w t t g命令 の使用頻度	w t t gによ る速度改善度
T a k	7. 3%	1. 07倍	0. 0%	1. 00倍
T a k l	15. 0%	1. 15倍	0. 0%	1. 00倍
S t a k	1. 3%	1. 01倍	0. 0%	1. 00倍
Q s o r t	8. 5%	1. 08倍	0. 0%	1. 00倍
N r e v	9. 3%	1. 09倍	0. 0%	1. 00倍
d i f f	10. 7%	1. 10倍	4. 4%	1. 04倍
n r e v	18. 8%	1. 19倍	16. 1%	1. 16倍

タグ分岐処理高速化による処理速度の改善効果

評価に使用したO l i v eの機械語命令コードでは、タグ分岐処理を2つの目的で使用している。1つは与えられたデータのエラー検出である。エラー検出を目的としたタグ分岐処理の場合、分岐の発生は非常に少ない。今回の評価では、エラー検出による分岐は発生していない。もう1つの目的は、与えられたデータの型による処理の選択である。リストデータを処理する場合、リストデータは長さの情報を持っていない為、リストの終端を検査しながら、リストデータを処理する。この場合、リストの終端検出による分岐が必ず発生する。

今回の評価で測定した結果が表3である。L i s pベンチマークプログラムでは、エラー検出を目的としたタグ分岐操作の使用頻度が多い。

T a kを除く6個のベンチマークプログラムにおける

表3. タグ分岐処理高速化による処理速度改善の効果

プログラム名	j m p t g命 令の使用頻度	j m p t gの 速度改善度
T a k	0. 0%	1. 00倍
T a k l	10. 4%	1. 20倍
S t a k	21. 9%	1. 43倍
Q s o r t	18. 3%	1. 36倍
N r e v	11. 8%	1. 23倍
d i f f	18. 4%	1. 36倍
n r e v	27. 3%	1. 54倍

るjmp tg命令の使用頻度は10~27%であった。結果として、jmp tg命令により処理速度は1.20~1.54倍に向上了した。

タグ・アーキテクチャによる処理速度の改善効果

タグ・アーキテクチャによる処理速度改善の効果をまとめた結果が表4である。Takは整数データのみを使用する為、タグ操作命令の使用頻度が他の6個のベンチマークプログラムより極端に少ない。フレームのタグ値設定処理は省略が可能な処理である。したがって、フレームのタグ値設定処理を除いた場合の効果がタグ・アーキテクチャの効果と考えるべきである。フレームのタグ値設定処理を除いた場合、Takを除く6個のベンチマークプログラムにおけるタグ操作命令の使用頻度が10.4~43.4%であり、処理速度が1.20~1.70倍に向上了している。

表4. タグ・アーキテクチャの効果

ベンチマーク プログラム名	フレームのタグ値設定を含む		フレームのタグ値設定を除く	
	タグ操作命令 の使用頻度	タグ操作命令 の速度改善度	タグ操作命令 の使用頻度	タグ操作命令 の速度改善度
Tak	7.3%	1.07倍	0.0%	1.00倍
Tak1	25.4%	1.35倍	1.0.4%	1.20倍
Stak	23.2%	1.44倍	21.9%	1.43倍
Qsort	27.0%	1.44倍	18.3%	1.38倍
Nrev	21.0%	1.33倍	11.8%	1.29倍
diff	29.1%	1.46倍	22.8%	1.40倍
nrev	48.1%	1.73倍	48.4%	1.70倍

4.3. 命令レベル並列処理機能による改善度

命令レベル並列処理機能の処理速度改善効果を、rdck/wtck命令を使用しない時と使用する時について分析する。

命令レベル並列処理機能による処理速度の改善度は平均並列度AP倍となるはずである。しかし、実際の処理速度は総実行ステップ数を基にしている為、キャッシュなどの影響を受け、処理速度の改善度は平均並列度APより低い値となる。

命令レベル並列処理機能による処理速度の改善効果

各使用形態の使用頻度が表5、命令レベル並列処理機能による処理速度の改善度が表6である。rdck/wtck命令を使用しない場合、命令レベル並列処理機能の使用頻度が24.4~43.9%あり、平均並列度が1.24~1.47、処理速度が1.23~1.46倍に向上了する。rdck/wtck命令を使用する場合、TakとTak1を除く5個のベンチマークプログラムの平均並列度が0.03~0.18高くなった。この結果、命令レベル並列処理機能により処理速度が1.26~1.54倍に向上了する。

理想形の並列度3の命令レベル並列処理機能との比較

Oliveで採用した制限の強い命令レベル並列処理

表5. rdck/wtck命令未使用時の命令レベル並列処理機能の使用頻度

プログラム 名	形態1の 使用頻度	形態2の 使用頻度	形態3の 使用頻度	命令レベル並列 処理の使用頻度
Tak	9.8%	12.1%	2.4%	24.4%
Tak1	12.6%	15.0%	4.4%	32.0%
Stak	25.7%	11.4%	0.0%	37.1%
Qsort	11.9%	20.4%	11.6%	43.9%
Nrev	14.8%	18.1%	2.8%	35.8%
diff	12.5%	21.8%	2.2%	36.5%
nrev	9.1%	20.3%	8.6%	38.0%

表6. 命令レベル並列処理機能の効果

ベンチマーク プログラム名	rdck命令無し		rdck/ wtck命 令使用頻度	
	平均並列度	速度改善度	平均並列度	速度改善度
Tak	1.27	1.26	0.0%	1.27 1.26
Tak1	1.36	1.36	0.0%	1.36 1.36
Stak	1.24	1.23	13.5%	1.37 1.36
Qsort	1.47	1.46	8.7%	1.56 1.54
Nrev	1.36	1.36	2.9%	1.39 1.39
diff	1.33	1.32	5.7%	1.39 1.38
nrev	1.29	1.29	17.2%	1.47 1.46

理機能の効果を、機械語命令のビット長制限を除去し、並列に処理できる操作の制限を取り除いたL IW (Long Instruction Word) プロセッサの平均並列度と比較した。比較対象としたL IW プロセッサは、図2に示す3個のプロセッサから成り、第1のプロセッサはメモリアクセスと算術演算が可能、第2のプロセッサは算術演算のみ可能、第3のプロセッサは分岐のみ可能とした。比較には、LispベンチマークプログラムQsortを使用した。その結果、上記L IW プロセッサの平均並列度が1.87、Oliveの平均並列度が1.56であった。この結果から、ハードウェア、及び、機械語命令のビット長などの強い制限にも拘らずOliveの命令レベル並列処理機能の効果が大きいことを確認できた。




図2. 命令レベル並列処理機能の評価に使用したL IWプロセッサ

VLIW化などの命令レベル並列処理機能の拡張により、記号処理の分野においても、さらに高速化が可能であることが判った。しかし、機械語命令のビット長、ハードウェア規模が小さいなどを考慮すると、Oliveの命令レベル並列処理機能は強い制限の中で大きな効果を挙げており、有効であることが判る。

4.4. 分岐方向予想型命令による処理速度の改善度

分岐方向予想型命令の処理速度改善効果は、遅延スロットがnop命令である従来型条件分岐命令の使用頻度に制限される。評価は、遅延スロットがnop命令である従来型条件分岐命令の使用頻度を求め、分岐方向予想型命令によるnop命令の減少と速度改善効果を分析した。

4.5. 分岐方向予想型命令による処理速度の改善効果

分岐方向予想型命令による処理速度の改善効果測定の結果が表7である。分岐方向予想型命令の使用頻度が9.9%~34.8%あり、処理速度が1.07~1.33倍に向上した。条件分岐のみの処理速度は1.60~1.94倍に向上した。また、分岐方向予想が正しい割合も75~97%有り、分岐方向予想型命令による条件分岐処理の速度改善の効果が大きく、有効であることがわかる。

表7. 分岐方向予想型命令の効果

プログラム名	条件分岐命令の使用頻度	分岐方向予想型命令の使用頻度	分岐方向予想が正しい確率	分岐方向予想型命令の効果
Tak	26.9%	9.9%	75.4%	1.07倍
Takl	24.5%	11.9%	84.5%	1.10倍
Stak	33.7%	27.4%	92.3%	1.24倍
Qsort	30.2%	17.7%	87.9%	1.15倍
Nrev	27.2%	12.3%	96.9%	1.12倍
diff	32.7%	24.4%	87.2%	1.20倍
nrev	37.5%	34.8%	97.0%	1.33倍

4.5. 全体としての処理速度の改善度

タグ・アーキテクチャ、命令レベル並列処理機能、分岐方向予想型命令を組み合わせた時の効果をまとめたのが表8である。使用するデータが整数データのみのTakを除く6個のベンチマークプログラムにおいて、処理速度が1.7~2.6倍に向上した。

処理速度改善の効果が大きいLispベンチマークプログラムQsortとPrologベンチマークプログラムnrevについて、タグ操作命令、命令レベル並列処理機能、分岐方向予想型命令を導入することによる実行ステップ数減少の過程を図3と図4に示す。STDは、タグ操作命令、命令レベル並列処理機能、分岐方向予想型命令を使用しない場合の実行ステップ数である。TAGは、STDを基準として、タグ操作命令を導入した場合の実行ステップ数である。PRAは、TAGを基準にして、命令レベル並列処理機能を導入した場合の実行ステップ数である。PBRは、PRAを基準にして、分岐方向予想型命令を導入した場合の実行ステップ数である。

4.6. 商用処理系との処理速度の比較

分析結果を検証する為、ベンチマークプログラムの実行時間を汎用マイクロプロセッサ上の商用処理系と比

較した。比較に使用したマシンと言語処理系を表9に示す。汎用ワークステーションの代表として、プロセッサの処理速度とソフトウェア環境の完成度から判断して、SPARCステーション370を選択した。実行時間測定結果が表10である。

表8. タグ・アーキテクチャ、命令レベル並列処理機能、分岐方向予想型命令の使用頻度と効果

プログラム名	タグ操作命令の使用頻度	命令レベル並列処理の頻度	分岐方向予想型命令の頻度	処理速度改善度
Tak	0.0%	24.4%	0.9%	1.3倍
Takl	10.4%	32.0%	11.9%	1.7倍
Stak	21.9%	50.6%	27.4%	2.0倍
Qsort	18.3%	52.6%	17.7%	2.1倍
Nrev	11.8%	38.7%	12.3%	1.7倍
diff	22.8%	42.2%	24.4%	2.0倍
nrev	43.4%	55.2%	34.8%	2.5倍




図3. LispベンチマークプログラムQsortにおける実行ステップ数の減少




図4. Prologベンチマークプログラムnrevにおける実行ステップ数の減少

表9. 測定に使用したシステム

マシン名	マシンサイクル	言語処理系
Olive SPARC	100nS 50nS	ハンド・コードジェネレーション Alegro common Lisp Quinus Prolog

SPARC: SPARCステーション370

表10. ベンチマークプログラムの処理速度測定結果

プログラム名	Oliveの処理時間	SPARCの処理時間	対SPARC速度比
Tak	0.14ms	0.11ms	0.8
Tak1	0.05ms	0.46ms	0.5
Stak	0.89ms	1.61ms	1.9
Qsort	1.01ms	2.87ms	2.8
Nrev	1.63ms	8.00ms	4.2
diff	331μs 272KLIPS	670μs 151KLIPS	2.0
nrev	585μs 710KLIPS	1500μs 329KLIPS	2.6

Tak : Tak(8, 4, 2)で測定
 Tak1 : Tak1(8, 4, 2)で測定
 Stak : Stak(8, 4, 2)で測定
 Qsort : 50個のデータのソーティング
 Nrev : 30要素のリストのリバース
 diff : 10個のデータのソーティング
 nrev : 30要素のリストのリバース

5. Dhrystone 値測定による性能評価

Oliveは、load/storeなど汎用命令の高速実行を重視している。したがって、汎用マイクロプロセッサとしても、充分な処理性能を備えている。汎用マイクロプロセッサとしての処理性能を検証する為、Dhrystone値を測定した。その結果が表11である。Dhrystone値の測定では、MIPS社のワークステーションM120のコンパイラを使用し、コンパイラが output した MIPS プロセッサの機械語命令列から Olive の機械語命令列を生成した。Dhrystone 値測定結果より、同一マシンクロックの場合、Olive プロセッサは SPARC の約 1.5 倍、MIPS プロセッサの約 1.2 倍の処理速度を達成できることを確認した。

表11. Dhrystoneベンチマークプログラム実行結果

システム名	マシンクロック	Dhrystone値
SPARC	50ナノ秒	24,793
MIPS	60ナノ秒	25,424
Olive	100ナノ秒	18,050

MIPS: MIPS M120

6. 考察

本評価では、Lisp/Prologコンテストのベンチマークプログラム、ECRCのPrologベンチマークプログラムから7つのプログラムを選択し、評価に使用した。これらのベンチマークプログラムは、専用マシン、及び、言語処理系の処理速度評価に広く使用されており、Oliveの処理速度を他の処理系と比較する上で適している。

今回評価に選択した7個のベンチマークプログラムは、Lisp、及び、Prologの特徴的な処理を全て含んでいる。さらに、PrologベンチマークプログラムのWAM命令の使用頻度が、当グループが逐次型推論マシンCHI-IIの評価で使用したDNA配列検索知識ベース実験システムKNOAとほぼ同じである。このことより、今回の評価で得た結果は、応用システムに

も当てはまると考えられる。

評価で得た各機能による処理速度改善効果を以下にまとめる。

タグ・アーキテクチャによる

処理速度向上が、1.2~1.7倍

命令レベル並列処理機能による

処理速度向上が、1.3~1.5倍

分岐方向予想型命令による

処理速度向上が、1.1~1.3倍

各機能の処理速度改善効果が低い理由は、以下に示す2点が原因である。第1は、評価に使用したベンチマークプログラムが記号処理言語が提供する特徴的な処理をまんべんなく使用しており、各機能が高速化の対象とする処理の使用頻度が低いことである。第2は、コンパイラの最適化処理により、言語特有の処理が細分化され、冗長な命令の除去、命令の並べ換え操作の中で、ハードウェア機能が高速化の対象とする処理が減少したことである。この2点を考慮すると、上記各機能による処理速度改善度は妥当な値といえる。

7. まとめ

記号処理言語プロセッサOliveを研究開発し、アーキテクチャの評価を行った。評価では、記号処理言語高速化の為に導入した3機能の個々の処理速度改善効果を求め、今後のアーキテクチャ改善の指標を得た。

記号処理言語の高速化では、1つの機能による速度の大幅な改善は期待できず、評価の結果得られた各機能による速度の改善度は大きな効果である。さらに、命令レベル並列処理機能は、VLIW、スーパースカラーなどへの拡張が可能であり、今後、命令レベル並列処理機能を拡張したアーキテクチャの研究を進める必要があることを示している。

さらに、Dhrystone値から、同一マシンクロックに換算した場合、SPARCの約1.5倍、MIPSの約1.2倍の処理速度を達成できることを確認した。

謝辞： 最後に、データ収集に協力戴いた日本電気技術情報システム開発（株）山岸、河野両氏と日本電気マイコンテクノロジー（株）西部氏に感謝致します。

参考文献：

- [1] 丸山他、「AI言語向きRISCアーキテクチャ」 情報処理学会 第39回全国大会、1989
- [2] A.Konagaya et al., "Performance Evaluation of a Sequential Inference Machine CHI," the North American Conference 1989
- [3] 横田他、「LISPマシンLIME」 計算機アーキテクチャ研究会、計算機アーキテクチャ 74-6, 1989.1