並列化コンパイラTINPARによる非均質計算環境向けコード生成手法 （コンパイル技術および一般）

• Item type: SIG Technical Reports(1)
• 公開日: 1996-10-31
• タイトル: 並列化コンパイラTINPARによる非均質計算環境向けコード生成手法 （コンパイル技術および一般）
• タイトル / 言語: en
• タイトル: Generating Optimized Code for Heterogeneous Computing Environment using Parallelizing Compiler TINPAR
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学大学院工学研究科
• 著者所属: 京都大学大学院工学研究科
• 著者所属: 京都大学工学部
• 著者所属: 京都大学大学院工学研究科
• 著者所属: 京都大学大学院工学研究科
• 著者所属: 京都大学大学院工学研究科
• 著者所属: 京都大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kyoto University
• 著者名: 後藤慎也; 窪田, 昌史; 田中, 利彦; 五島, 正裕; 森, 眞一郎; 中島, 浩; 富田, 眞治
• 著者名(英): Shin-Ya, Goto; Atsushi, Kubota; Toshihiko, Tanaka; Masahiro, Goshima; Shin-Ichiro, Mori; Hiroshi, Nakashima; Shinji, Tomita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 処理能力の異なる計算機が接続された非均質計算機環境では計算機の能力に応じたタスク分散が必要となる。本稿では，データを非均質に分散させることで計算能力に応じたタスク分散を行う，非均質計算機環境向けのコード生成手法について述べる。データは最初に均質な抽象プロセッサに対し分散させ，これを処理能力に応じて実プロセッサに割り当てる。連続した抽象プロセッサを割り当てることによりオーバヘッドの少ないループ実行ができる。さらに計算機の負荷を観測しながら，データの実プロセッサへの分散比率を動的に変更することで動的負荷分散機能も実現する。性能評価の結果，非均質計算機環境において高速な実行ができ，さらに動的負荷分散により13％の性能向上が示された。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we present a compiling technique to generete optimized codes for heterogeneous computing environment. Here we assume the compiler follows the data owner compute rule, thus the amount of data assigned to a processor directory reflects the amount of computing task of it. In our compiler, data objects are first distributed onto a homogeneous abstract processors, and these abstract processors are mapped onto real processors so that the amount of abstract processors assigned to a real processor is in proportion to the available computing power of the real processor. During the computation, available computing power of each proecessor is evaluated occasionally and remapping of abstract processors is performed to achieve optimal load distribution at that time. These mechanisms for dynamic load balance are also integrated into the genarated code. As a result of the performance evaluation, we could confirm that the generated code effectively runs in the heterogenious environment, and that the 13 % speed up or execution time as a effect of the dynamic load balancing.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10485570
• 書誌情報: 情報処理学会研究報告プログラミング（PRO）; 巻 1996, 号 107(1996-PRO-010), p. 7-12, 発行日 1996-10-31
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会