WEKO3
アイテム
UPCHMSのパイプライン処理適用による評価
https://ipsj.ixsq.nii.ac.jp/records/29700
https://ipsj.ixsq.nii.ac.jp/records/297001eb6ae54-4d53-4064-b5f9-87fcbf6696e3
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1997 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1997-10-17 | |||||||
タイトル | ||||||||
タイトル | UPCHMSのパイプライン処理適用による評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Evaluations of Pipelined User Program Controlled Hierarchical Memory System | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
電気信大学 | ||||||||
著者所属 | ||||||||
信州大学 | ||||||||
著者所属 | ||||||||
電気信大学 | ||||||||
著者所属 | ||||||||
電気信大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
University of Electro - communication | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Sinshu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
University of Electro - communication | ||||||||
著者所属(英) | ||||||||
en | ||||||||
University of Electro - communication | ||||||||
著者名 |
牧, 晋広
× 牧, 晋広
|
|||||||
著者名(英) |
Nobuhiro, Maki
× Nobuhiro, Maki
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 著者らは処理能力が大幅に低減するキャッシュミスを避けるため,プログラムにより1ワード単位で階層メモリ間を配置および転送制御するキャッシュメモリを持たない階層メモリシステムを提案している.このメモリシステムではタグメモリをもたないキャッシュメモリ相当のメモリ(すなわちメインメモリ同様に線形的なアドレスを持つ高速なメモリ)HMに,プログラムにより1ワード単位でデータ転送を行う.この操作によりHMをキャッシュメモリよりも更に効率的に利用することが可能になる.これによりキャッシュメモリよりも高速にデータをプロセッサに供給することが可能になることが期待される.本稿では,命令をパイプライン実行する本提案システムの評価を示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | To reduce the cache miss penalty, which becomes heavy bottleneck for processors, we have proposed new hierarchical memory system, we call this UPCHMS. UPCHMS enables memory latency to be reduced more than cache memory system. The reason why UPCHMS can do this shows follow. In UPCHMS, data transfer program controls the data on the HM, which corresoponds to cache memory and has no tag memory but has its own linear address. It is possible for program-control to use the data on HM more efficiently. In this paper, we describe the principle and hardware organization of pipelined UPCHMS. And then, we evaluate the pipelined UPCBMS. It is reported that the pipelined UPCHMS can execute benchmark program 2 times faster than a computer with conventional cache. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10463942 | |||||||
書誌情報 |
情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC) 巻 1997, 号 99(1997-HPC-068), p. 9-14, 発行日 1997-10-17 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |