

## 高精度大規模並列プログラムシミュレーション環境による NPB の挙動解析

久保田 和人<sup>†</sup> 板倉 勝一<sup>‡</sup>  
佐藤 三久<sup>†</sup> 朴 泰祐<sup>‡</sup>

{kazuto, msato}@trc.rwcp.or.jp

itakura@arch.is.tsukuba.ac.jp, taisuke@is.tsukuba.ac.jp

新情報処理開発機構 つくば研究センタ<sup>†</sup>

筑波大学 電子・情報工学系<sup>‡</sup>

### 概要

千台規模の並列計算機上での NAS Parallel Benchmark(NPB) Class B 問題の挙動をシミュレーションした。用いたシミュレーションシステムは、インストルメントツール EXCIT とネットワークシミュレータ生成システム INSPIRE を用いて構築したものであり、並列プログラムの挙動を大規模なプロセッサ数まで、実用的な時間で精度良く解析できる。NPB の 8 つ中の 7 つのベンチマークに関して、プロセッサ台数を 1024 台まで変化させ、キャッシュサイズやネットワークのバンド幅、レイテンシ等の様々なハードウェアパラメータを変化させた場合の挙動を解析した。シミュレーション結果より、全ての問題に関して、キャッシュサイズは実行時間にさほど影響を与えないことがわかった。ネットワーク性能に関しては、EP を除く全ての問題について、通信オーバーヘッドが大きく影響した。バンド幅は、ネットワーク全体の高いスループットが必要な問題(CG) で影響が表れた。

## Performance Analysis of NAS Parallel Benchmarks on Accurate Large-scale Parallel Program Simulation Environment

KAZUTO KUBOTA<sup>†</sup>, KEN'ICHI ITAKURA<sup>‡</sup>, MITSUHISA SATO<sup>†</sup>  
and TAIKU BOKU<sup>‡</sup>

Tsukuba Research Center, Real World Computing Partnership<sup>†</sup>  
Institute of Information Sciences and Electronics, University of Tsukuba<sup>‡</sup>

### Abstract

We describe the result of a Large-scale data parallel programs (NAS Parallel Benchmark Class B). In our simulation system, message passing trace data of a parallel program is collected by the instrumentation tool EXCIT and it is analyzed by a network simulator generated by INSPIRE. The behavior of parallel programs on thousands of processors can be simulated within practical simulation time. The influences of various conditions such as cache size and network bandwidth are measured. Experimental results show that a small cache size is enough to effectively execute almost all of the benchmarks. Network start up time affects the total execution time of all benchmarks except EP. However, the influence of network bandwidth is observed only on the CG benchmarks which needs high network throughput.

### 1. まえがき

近年、CP-PACS<sup>1)</sup>や ASCI-Red<sup>2)</sup>といった数千台規模のプロセッサを持つ高並列計算機(MPP)が実用化されるようになった。また、PC やワークステーションをイーサネットやギガビット LAN で接続したクラスタシステム<sup>3)4)</sup>も数多く構築されるようになり、並列システムは身近なものとなってきた。

これらの並列システムでは、標準品の CPU が用いられることが多いため、MPP とクラスタ計算機のノードプロセッサの性能差は殆んど無くなっている。一方、相互結合網に関しては差異が見られ、これが並列システム全体の性

能およびコストを決定している。アプリケーションユーザの視点に立つと、高性能な相互結合網が常に必要というわけではなく、問題によっては安価なもので十分な場合がある。従って、アプリケーションプログラムの特徴を見極め、適切な並列システムを選択することが有効である。本稿では、NAS Parallel Benchmark の CLASS B 問題の挙動をシミュレーションし、並列計算機のハードウェアパラメータを変化させた際の影響について報告する。

Numerical Aerospace Simulation(NAS)の Web サイト<sup>5)</sup>には、各種並列計算機上での NPB の実行時間、および並列化効率が記載されている。これらの結果から、特定の問題を特定の並列計算機で実行する際の適切なプロセッサ台数を、

ある程度決定できる。しかしながら、効率が出ていない場合について、直ちにネットワーク性能の不足と結論づけることはできない。なぜなら、性能低下はネットワーク性能からだけではなく、プログラムの本来の並列性、すなわち、ロードアンバランス、通信の待ち合わせ、逐次計算部分によつても引き起こされるからである。しかしながら、実機を用いて、キヤッシュサイズやネットワーク性能を変化させた場合の効率の変化を求めるることは難しい。

個々の並列プログラムの並列システムへの適応性、すなわち、ハードウェア性能を変化させた場合の並列プログラムの実行性能の変化を定量的に理解するために、我々はインストルメントツールとネットワークシミュレータからなるシミュレーションシステムを構築した<sup>7)</sup>。シミュレーション以外の方法として、プログラムを解析的に評価する手法<sup>8)9)</sup>がある。しかしながら、解析だけではプログラムの挙動を詳細に把握することは困難である。なぜなら、プログラムのインプリメンテーションやコンパイラのオプティマイゼーション、ネットワーク上のメッセージの衝突といった実行時の動的要素が考慮されないからである。

我々のシミュレーションシステムでは、トレースデータを生成した後にネットワークシミュレーションを行い精度の良い解析を行う。トレースファイルの作成にインストルメンテーションツール EXCIT<sup>10)</sup>を用いる。INSPIRE<sup>11)</sup>はネットワークシミュレータ生成システムであり、ネットワーク記述からネットワークシミュレータを生成する。本手法は、以下のような特徴を持つ。

- 大規模なワーキングセット、千台規模の PU(Processing Unit)台数を持つシステムを予測可能。
- ユーザの持つ実プログラムを評価する。
- 通信と計算のオーバーラップを正確に評価できる。

本手法を NAS Parallel Benchmark(NPB)<sup>6)</sup> ver 2.3 の class B 問題に適用し、PU 台数を千台規模まで変化させた場合について評価を行つた。プロセッサ性能に関してはキヤッシュサイズを、ネットワーク性能に関しては、トポロジ、バンド幅、通信オーバーヘッドを変化させた。

本稿は以下の構成をとる。第 2 節では、シミュレーション手法の概要について述べる。第 3 節では、シミュレーション結果について述べる。第 4 節では、考察を行う。第 5 節では、まとめと今後の課題について述べる。

## 2. 大規模並列プログラムシミュレーション手法

対象とするプログラムを、通信データの内容によって処理のフローが変化しないデータ並列プログラムに限定する。図 1 は、シミュレーションの流れを示している。

- (1) オリジナルの並列プログラム (prog0-prog3) は EXCIT によってインストルメントが施され、(prog'0-prog'3) が生成される。
  - (2) prog'0-prog'3 は独立に実行され、トレースファイルが生成される。
  - (3) トレースファイルを用いてネットワークシミュレーションが行われ、シミュレーション結果が生成される。
- EXCIT は、アセンブラーレベルのソースコードにインストルメントを施し、トレースファイルを生成するツールである。EXCIT は、通信関数をダミー関数に置き換える。通信内容にプログラムのフローが依存しないという前提により、ダミー関数に置き換えた後もプログラムは正しいフローで実行され、計算された実行時間は並列プログラムとして実




図 1 大規模データ並列プログラムシミュレーションツール

際に実行された場合と、ほぼ同様になる。ダミー関数では、置き換え前の通信関数の情報（通信相手、サイズ、タグ等）をトレースファイルに格納する。この他に、トレースファイルには通信命令間の処理サイクル数が記録される。

EXCIT では、通信命令間の実行時間を計算するため、ソースコードが基本ブロックに分割される。基本ブロックの先頭にはカウンタが埋め込まれ、実行時に実行回数がカウントされる。load と store 命令の直前では、キヤッシュシミュレータが呼ばれる。基本ブロックとキヤッシュシミュレーションの情報から、通信命令間の実行時間が計算される。

INSPIRE は、Network Description FILE(NDF) から、クロックレベルのネットワークシミュレータを生成する。NDF は、ネットワーク資源や接続、ルーティングアルゴリズムを記述する。2D-mesh やハイパーキューブ等のネットワーク記述がライブラリとして用意されている。通信バンド幅やオーバーヘッドはパラメータとして変化させることができる。生成されたシミュレータにはトレースファイルが入力され、実行サイクル数が計算される。

## 3. NBP 2.3 のシミュレーション結果

### 3.1 前提条件

NPB2.3 の class B 問題を、プロセッサ台数を 1024 台 (LU は 256 台) まで変化させた場合についてシミュレーションした。扱った問題は、EP、MG、CG、FT、LU、SP、BT である。IS は、通信の内容（ソーティングされるデータの数および中身）に計算内容が依存するので今回は対象外とした。

対象とする並列計算機のハードウェアパラメータは以下のように変化させた。

- (1) キヤッシュサイズ: L1-cache を 8、16、64Kbyte と変化させた。表 1 にシミュレーションで用いた CPU のモデルを示す。
- (2) ネットワークトポジ: 完全結合 (complete), Hyper Crossbar Network(HXB), 2D-mesh および Ring。ルーティングアルゴリズムは、worm-hole routing を用いた。
- (3) ネットワークインタフェースのオーバーヘッド ( $\mu_0$ ): 仮定するネットワークでは、メッセージ送信にあたり定数のオーバーヘッドを要するものとした。 $\mu_0$  を 0, 10, 500  $\mu$ sec と変化させた。
- (4) ネットワークバンド幅 (bw): bw を 10, 100, 1000 MB/sec、無限大と変化させた。

表 1 CPU モデル

CPU	2 int pipe, 1 fp pipe
clock	100 MHz
L1-cache(変化)	8192/16384/65536 Byte
L1 miss penalty	5 cycle
L2-cache	1 MByte
L2 miss penalty	20 cycle

表 2 EP:計算時間(sec)とキャッシュサイズの関係

cache	16	32	64	128	256	512	1024
8K	90924	45466	22729	11364	5682	2840	1420
16K	90904	45454	22724	11361	5680	2840	1420
64K	90890	45444	22720	11359	5679	2839	1419




図 2 EP:ネットワーク性能と通信時間の関係

### 3.2 実験結果

各々のベンチマークについて、キャッシュサイズを変化させた場合の計算時間を表に示す。ネットワーク性能に関してはパラメータが多岐にわたるため、ここではトポロジーを HXB に、キャッシュサイズを 16K に固定し、bw および、 $\mu_0$ を変化させた場合の通信時間をグラフに示した。bw を変化させる時は $\mu_0$ を 0 に、 $\mu_0$ を変化させる時は bw を無限大とした。これらのパラメータの変更で、通信時間は大きく変化している。HXB は、バンド幅が大きくホップ数が小さいネットワークであるため、他の Ring や 2D-mesh を用いた場合は、bw と $\mu_0$ の影響は更に顕著になる。なお、図および表で抜けている部分は、プラットフォームの都合上ネットワークシミュレーションが行えなかった部分である。

#### 3.2.1 EP

EP は典型的なモンテカルロシミュレーション問題である。コードは、ほぼ完全な並列化が為されている。EP は、探索空間をブロック分割することで並列化を行っている。計算途中には通信は無く、最後に整数 10 個の配列と 2 個の実数のリダクションを行っている。

表 2 に、キャッシュサイズを変化させた場合の計算時間を示す。図 2 に、ネットワークの性能を変化させた場合の通信時間を示す。 $\mu_0$ を大きくした場合、bw を小さくした場合ともに通信時間は増大しているが、計算時間と比べると無視できる大きさである。

#### 3.2.2 MG

MG は、V-cycle マルチグリッド法を用いてポアソン方程式を解くソルバである。問題領域は  $256 \times 256 \times 256$  のグ

表 3 MG:計算時間(sec)とキャッシュサイズの関係

cache	16	32	64	128	256	512	1024
8K	67972	31964	16368	8034	3525	1925	1049
16K	63401	32246	15697	7812	4122	1914	1042
64K	61612	28788	15541	7758	3380	1855	1010




図 3 MG:ネットワーク性能と通信時間の関係

表 4 CG:計算時間(sec)とキャッシュサイズの関係

cache	16	32	64	128	256	512	1024
8K	414405	209352	115107	55580	35535	16509	11569
16K	410370	205804	113398	54114	34768	15938	11275
64K	392492	190885	105973	48793	31879	14136	9945

リッドである。並列化に際しては、各 PU の担当領域がなるべく立方体に近くなるようにグリッドをブロック分割する。アルゴリズム中の V サイクルでは、グリッドを全ての軸方向について半分にしながら計算を行うが、分割不可能になった時点で代表 PU による並列化が行われる。すなわち、最も粗いフェーズでは  $2 \times 2 \times 2 = 8$  PU による並列化が行われる。通信は、並列処理をしている PU 間での隣接通信となる。

表 3 に、キャッシュサイズを変化させた場合の計算時間を示す。図 3 に、ネットワークの性能を変化させた場合の通信時間を示す。bw を変化させた場合のグラフは右下がりとなる。一方 $\mu_0$ を変化させたグラフは平坦になる。MG では、PU 台数によらずメッセージの数は、ほぼ一定である。したがって、 $\mu_0$ が大きい場合グラフ全体が上方向にシフトすることになる。一方、メッセージサイズは PU 数が小さい場合に大きいので、バンド幅が小さい場合、通信時間が大きくなる。計算時間と比較すると、bw = 10, 100 MB/sec ともに問題ない。一方、 $\mu_0$ に関しては、10  $\mu$ sec なら問題ないが、500  $\mu$ sec では並列化効率が悪化する。

#### 3.2.3 CG

CG は、Conjugate Gradient 法を用いて大規模疎行列の最小固有値を求める問題である。問題サイズは、75000 である。並列化は、疎行列 A を 2 次元に分割することで行われる。PU 数が平方数でない場合は列を 2 倍の PU 数で分割する。

表 4 に、キャッシュサイズを変化させた場合の計算時間を示す。図 4 に、ネットワークの性能を変化させた場合の通信時間を示す(bw = 10 MB/sec の場合は表 5 に示す)。グラフが上下に振動しているのは、PU の分割方法による影響




図 4 CG: ネットワーク性能と通信時間の関係

表 5 CG: 通信時間 (sec) ( $\mu_0 = 0$ ,  $bw = 10$  MB/sec)

PU=16	32	64	128	256	512	1024
146260	87763	131639	80462	117015	62185	-

表 6 FT: 計算時間 (sec) とキャッシュサイズの関係

cache	16	32	64	128	256	512	1024
8K	380600	193067	95262	47727	24194	20209	8895
16K	378340	191846	94698	47445	24060	19865	8799
64K	372339	188908	93197	46695	23824	16149	7855

表 7 FT: 通信時間 (sec) ( $\mu_0 = 0$ ,  $bw = 10$  MB/sec)

PU=16	32	64	128	256	512	1024
-	34131.5	17341.6	8740.77	4390.04	-	-

と考えられる。bw を変化させたグラフは、PU が増えると通信時間が減少しない。これは、CG では PU 台数が増えるとメッセージサイズは減るが、逆に通信回数が増えるためである。 $\mu_0$ を変化させたグラフは PU の増加に伴って通信回数が増えるため右上がりとなる。bw = 10 MB/sec だと 16PU の場合で通信時間が計算時間の 35% になる。bw = 100 MB/sec でも通信時間が見え、1 GB/sec でようやく見えない程度となる。 $\mu_0$ に関しては、10  $\mu$ sec ならば見えないが 500  $\mu$ sec だと 1024 台の場合、計算時間を超える大きさとなる。

### 3.2.4 FT

FT は、Partial Differential Equation(PDE) を FFT や逆 FFT を用いて解く問題である。問題サイズは、512 × 256 × 256 である。並列化は、Z 次元をブロック分割することで行う。PU が余る場合は、Y 次元もブロック分割を行う。すなわち、PU 空間は 1 次元か 2 次元となる。1 次元の PU 空間の場合は、X 次元の FFT、Y 次元の FFT、転置、Z 次元の FFT という処理となる。2 次元の PU 空間の場合は、転置、X 次元の FFT、Y 次元の FFT、転置、Z 次元の FFT という処理となる。

表 6 に、キャッシュサイズを変化させた場合の計算時間を示す。図 5 に、ネットワークの性能を変化させた場合の通信時間を示す(bw = 10 MB/sec の場合は表 7 に示す)。 $\mu_0$ のグラフが、PU=512 および 1024 で平坦になっているのは、512 台以降、PU 分割方式が変わるためにある。256 台までには通信時間殆んど見えない。bw のグラフは右下がりで、10 MB/sec でも計算時間に対して少し見える程度である。100




図 5 FT: ネットワーク性能と通信時間の関係

表 8 LU: 計算時間 (sec) とキャッシュサイズの関係

cache	16	32	64	128	256
8K	1197317	601296	292704	155492	81898
16K	1187023	592827	288546	154278	81191
64K	1174804	586174	284162	150027	77394




図 6 LU: ネットワーク性能と通信時間の関係

MB/sec だと、殆んど影響が無くなる。

### 3.2.5 LU

LU は、SSOR(Symmetric Successive Over-Relaxation) 法を利用した Navier-Stokes 方程式のソルバである。Class B では、問題サイズは 102 × 102 × 102 である。

表 8 に、キャッシュサイズを変化させた場合の計算時間を示す。図 6 に、ネットワークの性能を変化させた場合の通信時間を示す。bw のグラフが右下がり、 $\mu_0$ が平坦という他のベンチマークの傾向と同様である。bw = 10 MB/sec でも、 $\mu_0 = 500 \mu$ sec の場合を常に下回っている。これは、PU 台数が小さい場合もメッセージサイズがさほど大きくなないことによる。bw = 100 MB/sec のグラフは、無限大の場合とほぼ同程度の性能を示している。

### 3.2.6 SP、BT

SP と BT は、multi-partition アルゴリズムを利用した Navier-Stokes 方程式のソルバである。

表 9 に、キャッシュサイズを変化させた場合の SP の計算時間を示す。図 7 に、ネットワークの性能を変化させた場合

表 9 SP:計算時間(sec)とキャッシュサイズの関係

cache	16	64	256	1024
8K	1213966	286587	76334	23518
16K	1164691	283912	75137	22306
64K	1144390	279403	71834	20933




図 7 SP:ネットワーク性能と通信時間の関係

表 10 BT:計算時間(sec)とキャッシュサイズの関係

cache	16	64	256	1024
8K	1570817	382718	97954	26989
16K	1544499	381301	97191	26434
64K	1540258	378898	95545	26137




図 8 BT:ネットワーク性能と通信時間の関係

の SP の通信時間を示す。表 10 に、キャッシュサイズを変化させた場合の BT の計算時間を示す。図 8 に、ネットワークの性能を変化させた場合の BT の通信時間を示す。bw のグラフは右下がりとなる。bw = 100MB/sec ならば、通信時間は  $\mu_0 = 0$ 、bw = 無限大というほぼ理想的なネットワークと同等となる。しかしながら、この場合でもある程度の通信時間がかかっている。これは、両方のプログラムとも、プログラム自体に潜在的な逐次性が含まれているためだと考えられる。

#### 4. 考 察

##### 4.1 プログラムが潜在的に持つ逐次性

オーバーヘッド無し、バンド幅無限大という理想的なネット




図 9 理想的なネットワークを用いた場合の並列化効率

ワークの場合において、いくつかのベンチマークはスケーリングアップしなかった。図 9 は、理想的ネットワーク時における並列化効率をグラフにしたものである。EP と MG を除いて 1024 台の場合の並列化効率は 0.7 程度に落ちている。これは、負荷分散のアンバランス、プログラムの構造的なメッセージの待ち合わせ、並列化できない逐次部分の処理といった、個々の並列プログラムに元々含まれている逐次性によるものだと考えられる。したがって、このような場合ネットワーク性能を向上させても効率の向上は頭打ちとなる。

#### 4.2 キャッシュの影響

キャッシュサイズは、CG を除くほとんど全てのベンチマークで影響が小さかった。プロセッサ 16 台でキャッシュサイズが 8 Kbyte の場合、L1 キャッシュのミス率は、MG、SP でそれぞれ 8.9%、12.7% であった。プロセッサ台数が増えた場合、プロセッサあたりのワーキングセットが小さくなるのでキャッシュサイズの影響は小さくなる。FT、BT、EP に関しては、キャッシュの影響は殆んど認められなかった。CG に関しては、16 台の場合キャッシュミス率は 25% であった。L1-cache のラインサイズは 32 byte を仮定しているので 8 パイトの double の連続アクセスが全て外れているという状況だと想定できる。しかしながら、この場合でも全体の計算時間に対するキャッシュミスの影響は僅かであった。

#### 4.3 ネットワークの影響

ネットワークパラメータの影響について考察する場合は、常に計算時間と通信時間の比を考慮する必要がある。殆どのプログラムでは PU 台数が増えると計算時間は反比例して減少する。したがって、PU 台数が少ない場合は、ある程度の通信時間を要しても全体の計算時間には反映されない。逆に PU 台数が増加した場合は、通信時間が減少していないかないと全体の計算時間に通信時間が見えてきてしまい、台数効果が出ないことになる。

- バンド幅 (bw) の影響

バンド幅の影響は各々のプロセッサの通信量に依存する。殆どのベンチマークでは、プロセッサ台数が増加すると各々のプロセッサが通信するデータの量は小さくなる。したがって、トータルのスループットが十分確保できるトポロジーを選択すれば、バンド幅の影響は小さいと言える。一方 CG のような問題では、一台あたりの通信量はプロセッサ台数が増えても減少しないので、バンド幅の影響が出る。

- オーバーヘッド ( $\mu_0$ ) の影響




図 10 MG:トポロジと通信時間の関係




図 11 MG:SR2201との効率の比較

オーバーヘッドは、プロセッサ台数が増大すると影響が大きくなる。これは、プロセッサ台数が増加した場合、各プロセッサの計算時間が減少するのに対して、通信回数は一定か、あるいは増大するからである。

#### ● トポロジの影響

図10に、MGについて、トポロジーを完全結合、HXB、2D-mesh、Ring と変化させた場合の通信時間を示す( $\mu_0=0, bw = 100\text{MB/sec}$ )。MGは、三次元の隣接通信を行うので、プロセッサ台数が増えるにしたがって大きなネットワークスループットが必要となる。完全結合に対して、HXBはほぼ同程度の性能を示している。2D-meshも健闘しているが、スループットの低いRingはプロセッサ台数が増えるにしたがって、通信時間が大幅に増えているのがわかる。

#### 4.4 実機との比較

MGに関して、SR2201との実行効率の比較を行った(図11)。SR2201はCPUが150MHz、MPIレベルの $\mu_0$ とbwの実測値がそれぞれ27.3μsec、214.8 MB/secである。今回シミュレーションで用いたパラメータで正規化すると、 $\mu_0=41.0\mu\text{sec}$ 、 $bw = 143.2\text{MB/sec}$ となる。 $bw = 100\text{MB/sec}$ とし、 $\mu_0$ を10、250、500μsecとしたグラフと比較すると、実機の性能は128台以降、急激に下がり始めている。プロセッサモデルその他の環境が異なるので直接比較はできないが、この差異の原因を明らかにすることが今後の課題の一つとなる。

## 5. まとめと今後の課題

本稿では、NPB 2.3 class B をプロセッサ台数を1024台まで変化させた場合についてシミュレーションを行った。通信オーバーヘッドは、ほぼ全ての問題について大きな影響を及ぼした。バンド幅は、CGにのみ大きな影響が現れた。理想的なネットワークを使った場合でも、並列化効率は常に1となるとは限らず、いくつかのベンチマークでは、1024台の時に0.7程度まで下がった。これらの実験結果は、アプリケーションユーザが最適なプロセッサ台数やネットワークを選択するのに有益な情報となる。また、アーキテクチャ設計者にも重要な指針を示すことができる。今後は、実機との比較、精度の検証、メモリバンド幅といった他のパラメータを用いたシミュレーション、および、ベンチマークプログラムの分類および特徴づけを行う予定である。

## 謝 詞

日頃、性能評価技術に関し議論して頂くTEAグループのメンバー諸氏に感謝いたします。TEAグループは、研究技術組合新情報処理開発機構・電総研・筑波大学を中心とする性能評価に関する研究グループである。

## 参 考 文 献

- 1) A. Ukawa, "Status of the CP-PACS Project," International Symposium on Lattice Field Theory, 1994.
- 2) T.G. Mattson, D. Scott, and S.R. Wheat, "A Teraflop Supercomputer in 1996: the ASCI TFLOPS System," Proceedings of the International Parallel Processing Symposium, 1996.
- 3) <http://now.cs.berkeley.edu/>
- 4) <http://www.rwcp.or.jp/lab/pdslab/clusters/home.html>
- 5) <http://science.nas.nasa.gov/Software/NPB>
- 6) David Bailey, Tim Harris, William Saphir, Rob van der Wijngaart, Alex Woo, and Maurice Yarrow, "The NAS Parallel Benchmarks 2.0," NASA Ames Research Center Report, NAS-05-020, 1995.
- 7) 久保田和人, 板倉憲一, 佐藤三久, 朴泰祐, "大規模データ並列プログラムの性能予測手法とNPB2.3の性能評価", JSPP'98, pp.71-78, 1998.
- 8) Maurice Yarrow and Rob Van der Wijngaart, "Communication Improvement for the LU NAS Parallel Benchmark: A Model for Efficient Parallel Relaxation Schemes," NASA Technical Report NAS-97-032, 1997.
- 9) Edward Rothberg, Jaswinder Pal Singh, and Anoop Gupta, "Working Sets, Cache Sizes, and Node Granularity Issues for Large-Scale Multiprocessors," Proc. of ISCA'93, pp.14-25, 1993.
- 10) 久保田和人, 板倉憲一, 佐藤三久, 朴泰祐, "インストルメンテーションに基づく性能評価環境の高精度化", 情処研報, ARC123-12, pp.67-72, 1997.
- 11) Taisuke Boku, Tomoaki Harada, Takashi Sone, Hiroshi Nakamura, and Kisaburo Nakazawa, "INSPIRE: A general purpose network simulator generating system for massively parallel processors," Proc. of PERMEAN'95, pp.24-33, 1995.