コード再配置による命令キャッシュミスの削減

• Item type: SIG Technical Reports(1)
• 公開日: 1999-03-04
• タイトル: コード再配置による命令キャッシュミスの削減
• タイトル / 言語: en
• タイトル: Instruction Cache Miss Reduction by Code Placement
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者名: 橋本, 敬介; 安藤, 秀樹; 島田, 俊夫
• 著者名(英): Keisuke, Hashimoto; Hideki, Ando; Toshio, Shimada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年のプロセッサでは，命令キャッシュを有効利用することが非常に重要となっている。本論文では，命令キャッシュミスを削減するためのコード再配置手法を提案する。本手法を用いることにより，8Kバイトの命令キャッシュの場合，SPECint95ベンチマークの命令キャッシュミス率がm88ksimで4.14％から0.00％に，perlで3.81％から1.79％に減少した。この減少率は，プロセッサの性能を著しく改善するだけの量であり，4命令発行のスーパースカラプロセッサの性能をm88ksimで1.61倍，perlで1.23倍に向上させることができる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: It is very important for current processors to effectively exploit an instruction cache. This paper proposes a code placement scheme to reduce instruction cache misses. Our experiments in m88ksim and perl from SPECint95 benchmark suits show that our scheme reduces cache miss rate from 4.14% to 0.00% and from 3.81% to 1.79% with an 8Kbyte instruction cache, respectively. These reductions are large enough to significantly improve performance. Performance of a four-issue superscalar processor is improved by 61% in m88ksim and 23% in perl.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 1999, 号 21(1998-HPC-075), p. 145-150, 発行日 1999-03-04
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会