低電力化のための投機的クロック供給制御

• Item type: SIG Technical Reports(1)
• 公開日: 2001-03-08
• タイトル: 低電力化のための投機的クロック供給制御
• タイトル / 言語: en
• タイトル: Speculative Clock Control of Execution Units for Low Power
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学工学部情報学科
• 著者所属: 京都大学大学院経済学研究科
• 著者所属: オムロン株式会社技術本部IT研究所
• 著者所属: オムロン株式会社技術本部IT研究所
• 著者所属: 京都大学総合情報メディアセンター
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Economics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Information Technology Research Center, OMRON Corporation
• 著者所属(英): en
• 著者所属(英): Information Technology Research Center, OMRON Corporation
• 著者所属(英): en
• 著者所属(英): Center for Information and Multimedia Studies, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者所属(英): en
• 著者所属(英): Graduate School of Informatics, Kyoto University
• 著者名: 木村, 篤彦; 中島, 康彦; 宮田, 佳昭; 中川, 伸二; 北村, 俊明; 五島, 正裕; 森, 眞一郎; 富田, 眞治
• 著者名(英): Atsuhiko, Kimura; Yasuhiko, Nakashima; Yoshiaki, Miyata; Shinji, Nakagawa; Toshiaki, Kitamura; Masahiro, Goshima; Shinichiro, Mori; Shinji, Tomita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，オムロン株式会社が開発したJavaプロセッサJeRTyをモデルとし，演算ユニット単位のクロック投入制御を行った場合の電力削減効果と性能とのトレードオフについて述べる．より上流においてクロックを制御するほど，電力削減効果は高くなる一方，デコードサイクルに続く演算サイクルが動作可能となるまでのペナルティは増加するため性能は低下する．SPECJVM98を用いて，演算ユニットごとにクロックを投機的に投入するための予測表の構成について検討した結果，エントリ数が等しい予測表の中では，プログラムカウンタの下位8ビットを用いた256エントリの表，命令に関わるデータ型の識別子3ビットを用いた8エントリの表が，それぞれ高い効果を発揮することを示す．また，8ビットの情報を用いた場合，予測による性能向上が消費電力増加を上回るものの，3ビットの情報では逆転することを明らかにする．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper describes a power saving technique for a Java processor so called JeRTy developed by OMRON Corporation. We assume several execution units and related clock-trees are individually driven from higher-level gated clock distributors. The program counter or the instruction decoder predicts the associated units and speculatively starts and stops these distributors. The performance degradation derived from the clock delay and the unnecessary power consumption caused by miss predictions are tradeoffs. We evaluate these speculative methods on SPECJVM98 benchmark programs and found a prediction table that holds 256-entries indexed by lower 8-bits of the program counter or a smaller table that holds only 8-entries indexed by 3-bits each corresponds the data types of the stack-top show remarkable effectiveness respectively. Finally we show the 8-bit information gains higher performance than power consumption, though the 3-bit information dissipates the power.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2001, 号 22(2000-HPC-085), p. 19-24, 発行日 2001-03-08
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会