条件分岐を含むループのソフトウェアパイプライン化：IA - 64 Itaniumへの3種のアルゴリズムの実装

• Item type: SIG Technical Reports(1)
• 公開日: 2002-08-21
• タイトル: 条件分岐を含むループのソフトウェアパイプライン化：IA - 64 Itaniumへの3種のアルゴリズムの実装
• タイトル / 言語: en
• タイトル: Software Pipelining for Loops with Conditional Branches : Implementing Three Algorithms on the IA - 64 Itanium Processor
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 佐賀大学理工学部知能情報システム学科
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Saga Univ.
• 著者名: 山下, 義行
• 著者名(英): Yamashita, Yoshiyuki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 条件分岐節を含むループのソフトウェアパイプライン化アルゴリズムとして述語付き実行を用いる方法やEnhanced Modulo Schedulingなどが知られている。本稿では、これらをIA-64 Itaniumプロセッサを対称に実装し、実記で評価、それらの特徴を明らかにする。この実験は、商用プロセッサ上での最初の比較実験と思われる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We discuss three methods of software-pipelining for loops with conditional branches; the method to utilize the predicated execution, Enhanced Modulo Scheduling (EMS), and an improvement of EMS. Actually experimenting them on the IA-64 Itanium processor, we clarify their characteristics. This is the first experimental comparison between them on a real production processor.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2002, 号 80(2002-HPC-091), p. 97-102, 発行日 2002-08-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会