BTBのエントリ有無を参照した分岐予測器の提案

• Item type: SIG Technical Reports(1)
• 公開日: 2004-03-02
• タイトル: BTBのエントリ有無を参照した分岐予測器の提案
• タイトル / 言語: en
• タイトル: The Branch Predictor refering a BTB Entry Existence
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学大学院理工学研究科
• 著者所属: 早稲田大学理工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): School of Science and Engineering, Waseda University
• 著者名: 斎藤, 史子; 山名, 早人
• 著者名(英): Fumiko, Saito; Hayato, Yamana
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 命令間の制御依存によってパイプライン処理を滞らせないために，近年のプロセッサでは，分岐予測が採用されている．分岐予測によって未解決の分岐命令を投機的実行することが可能となる．しかし，近年，命令パイプライン長の深化により，分岐予測ミスペナルティが増大している．そのため，分岐予測ミス率の低減は，プロセッサの性能向上のために不可避な課題となっている．分岐予測は，分岐条件の成立・不成立の予測と分岐先アドレスの予測で構成される．分岐先アドレス予測に利用される分岐先アドレスバッファ（BTB: Branch Target Buffer）は，分岐条件が成立する（Taken）分岐をエントリに登録する．BTBのエントリに存在しない分岐の分岐条件成立・不成立状況を解析した結果，BTBにエントリを持たない分岐の殆どが，分岐条件が成立しない（NotTaken）分岐であることが判った．そこで，BTBにエントリを持たない分岐をNotTakenと予測する分岐予測手法を提案する．提案手法では，さらに，分岐方向予測器のエントリ数削減により，競合を緩和するために，BTBにエントリのない分岐は，分岐方向予測器を更新しない．SimpleScalar 3.0c/PISA sim-bpredシミュレータで実験したところ，SPECint95（train）では，8KB Gshare予測器で平均1.5%，1.5KB Bi-Mode予測器で平均0.4%の予測ミス率が低減した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The branch prediction is installed on the recent procesor to avoid stalling pipeline. Branch prediction is a kind of speculative execution for control dependence. In the recent year, the deeper pipeline gets, the higher branch miss prediction penalty reaches. Thus, branch miss prediction rate must lower to rise processor performance. The branch prediction predicts a branch direction and a branch target address. BTB(Branch Target Buffer) registers Taken branch. We found that the most branches, which do not have BTB entry are NotTaken branches. We propose the branch predictor reffering a BTB entry existence. The proposed predictor only updates the entry of the branch whose target address is registered in BTB, in order to allevilate aliasing. In SPECint95(train), branch prediction miss rate loweres avarage 1.5% on 8KB Gshare predictor and avarage 0.4% on 1.5KB Bi-Mode predictor.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2004, 号 20(2003-HPC-097), p. 127-132, 発行日 2004-03-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会