Cell プロセッサへの分子軌道法プログラムの実装と評価

林 徹生[†] 本田 宏明^{††} 稲富 雄一^{††} 井上 弘士^{†††} 村上 和彰^{††,†††}

[†] 九州大学大学院 システム情報科学府 〒 816-8580 福岡県春日市春日公園 6-1
 ^{††} 九州大学 情報基盤センター 〒 812-8581 福岡市東区箱崎 6-10-1

*** 九州大学大学院 システム情報科学研究院 〒 816-8580 福岡県春日市春日公園 6-1

E-mail: hayashi@c.csce.kyushu-u.ac.jp

概要 今日に至るまで種々のプロセッサ・アーキテクチャが提案され,プロセッサの計算性能は著しく向 上している.現在では1個のチップに複数のプロセッサコアを搭載することで性能向上を図るチップマル チプロセッサ(CMP)が数多く提案されるに至っているが,高い計算性能を誇る Cell プロセッサもその一つ である.また,CMP チップの用途として主にメディア処理が想定されているが,その高い計算能力を生か すことで分子軌道法計算等の科学技術計算にも利用可能と考えられる.そこで本研究では Cell プロセッサ に分子軌道法計算の主たる計算部分である二電子積分計算を実装し,その性能を評価する.また,分子軌道 法計算のような科学技術計算へ対する今後の CMP チップの利用可能性を考察する. キーワード 分子軌道法計算,高性能プロセッサ,CMP,並列処理

Implementation and Evaluation of A Molecular Orbital Calculation Program on Cell Processor

Tetsuo HAYASHI[†] , Hiroaki HONDA^{††} , Yuichi INADOMI^{††} , Koji INOUE^{†††} and Kazuaki MURAKAMI^{††,†††}

[†] Graduate school of Information Science and Electrical Engineering, Kyushu University

^{††} Computing and Communications Center, Kyushu University

 ††† Faculty of Information Science and Electrical Engineering, Kyushu University

abstract As various architectures of processor are proposed until today, the processor performance improves remarkably. Now many chip multiprocessors that planed to improve performance by implementing some processor cores on a chip are proposed, and processor "Cell" is one of them. Though the media processing is mainly assumed as a usage of the chip, we think that we can apply their high performance to Science and Technology calculation like Molecular Orbital(MO) calculation. In this paper, we implement Two Electron Integral calculation that is core of MO calculation on Cell processor, and evaluate performance. And we consider the use possibility of chip multiprocessor for Science and Technology calculation like MO calculation.

keyword Molecular Orbital calculation, high performance processor, CMP, parallel processing

1 はじめに

近年,1個のチップに複数のプロセッサコアを搭載するチップマルチプロセッサ(CMP)が数多く提案されている.依存関係のない処理を各プロセッサコアで並列実行することにより性能を向上できる. 特に,2005年に開発されたCellプロセッサは,ゲーム機等のメディア処理に重きを置いた設計ではある ものの, ハイエンドな高性能汎用プロセッサと比較 して極めて高い処理能力を有している[3]. 例えば, 同じプロセステクノロジである Pentium4 と比較し た場合, Cell プロセッサは表1 に示すようにピーク 性能(4GHz 動作時の単精度浮動小数点演算性能)は 約10 倍である.

一方,高いプロセッサ性能を必要とするアプリ ケーションとしては,メディア処理だけでなく,物

表 1: Cell と Pentium4 の性能比較

		Cell	Pentium4		
トランジスタ	数(個)	2億3400万	1億2500万		
面積(mr	n²)	221	112		
動作周波数(Hz)		4G(最大4.6G)	3.8G		
ピーク性能	単精度	256(SPE×8)	15.2		
(GFLOPS)	倍精度	26 (SPE×8)	7.6		

理現象の予測や解明,新技術の開発・制御などに用 いられる科学技術計算がある.ここで,代表的な科 学技術計算である非経験的分子軌道法 (以下,分子 軌道法)に着目する.分子軌道法においては,タン パク質 (分子量数千~数百万) 等の巨大分子を扱う 場合,現在の高速な計算処理能力をもってしても非 常に多くの計算時間が必要となる.例えば,従来の 汎用プロセッサにおいてリゾチーム(分子量14,307) に対して精度良く計算すると,およそ27年の計算 時間を要するといった報告もある[1].したがって, 巨大分子をシミュレーション対象とする場合はより 高性能な計算能力が必要である.この問題を解決す る1つの方法として,前述した高性能 CMP である Cell を活用することが考えられる.しかしながら, Cell はメディア処理に重きを置いているため,分子 軌道法プログラムを効率的に実行できるか否かは明 らかにされていない.

そこで本研究では, Cell プロセッサに対して分子 軌道法プログラムを実装し,性能を評価する.また, Cell アーキテクチャが有する特徴がプロセッサ性能 へどのような影響を与えるか解析を行う.具体的に は,複数のプロセッサコアに対するタスク分配を行 い,分子軌道法プログラムを8個のプロセッサコア で並列実行する.更に,分岐予測やアラインメント 制御など,従来ハードウェアで制御してきた処理を ソフトウェアで行うことが性能に与える影響を示す. そして,より高性能化を実現するための課題を明ら かにする.

以下, Cell プロセッサへの分子軌道法プログラム の実装と評価に関する構成を述べる.まず,第2節 で Cell プロセッサのアーキテクチャについての説 明を行い,続いて,第3節で分子軌道法プログラム と Cell への実装方法を示す.第4節で実験結果と 考察を述べ,最後に第5節でまとめる.



図 1: Cell のブロック図

2 Cell アーキテクチャ

2.1 内部構成

Cell には 9 個のプロセッサコアが搭載され,1 個 の制御プロセッサ PPE(Power Processor Element) と 8 個の演算プロセッサ SPE(Synergistic Processor Element) から構成される.Cell の内部構成を図1に 示す.各 SPE は 256K バイトのスクラッチパッドメ モリ (プログラマが明示的に制御可能なオンチップ メモリ)を内部に持つ.それぞれのプロセッサコア は時計回り 2 本,反時計回り 2 本のリング型内部バ ス EIB(Element Interconnect Bus) で接続される.

2.2 特徴

Cell アーキテクチャの主な特徴は,1)8個の演算 プロセッサによるスレッドレベル並列性,2) 徹底 したハードウェアの簡素化による消費電力の削減, が挙げられる.特に,後者により最大4GHzという 高周波数での動作を可能としている.以下,ハード ウェアの簡素化を目的とした主なアーキテクチャ上 の特徴をまとめる.

- ソフトウェア分岐予測の採用
 - 多くの汎用プロセッサはハードウェアに動的 分岐予測機を搭載しており,90%以上の確率 で分岐予測が的中する.しかしながら,命令 フェッチ毎に分岐予測を実施するため多くの 電力を消費する.これに対し,SPEではソフ トウェア分岐予測を採用しており,回路面積 の削減と低消費電力化を実現している.しか しながら,一般にソフトウェア制御分岐予測 は動的分岐予測機に比べ予測精度が低下する

ためプロセッサ性能に悪影響を及ぼす可能性 がある.

- ソフトウェア制御オンチップメモリ 最近の高性能汎用プロセッサでは、ほとんどの 場合においてオンチップ・キャッシュが搭載さ れている、そのため、プログラマはキャッシュ メモリへのデータ転送を意識することなくプ ログラムを作成できる、しかしながら、オン チップ・キャッシュサイズの増加に伴い、その消 費電力が問題となっている、これに対し、Cell において各 SPE は LS(Local Store)を搭載し ている、プログラマは明示的に DMA(Direct Memory Access)を制御し、LS とメモリ間で のデータ転送を実現する、SPE間で直接は同期 を取らず、独立に動作する、したがって、SPE におけるプログラマブルなローカルメモリを 最大限利用した計算を実現できる、
- アラインメントを取らないLS 従来の汎用プロセッサでは、メモリからのデー 夕読み出し、またはデータ書き込みにおいて、 ハードウェアでアラインメントを取っていた、 一方、Cellでは128 ビット単位で Load/Store を実行しているが、ハードウェアでのアライ ンメント制御を省略してアクセス時間を削減 している、代わりに、置換・シャッフル命令な どソフトウェアで制御をする、

3 分子軌道法プログラムの実装

3.1 分子軌道法プログラムの特徴解析

表2に5種類のペプチド分子を用いたときの分 子軌道法計算における各ステップ別計算時間を示す [2].多くの計算時間が必要となる分子軌道法計算だ が,表2が示すように,全計算時間の95%以上を 占めるのが二電子積分計算とフォッグ行列の生成ス テップである.そして,二電子積分計算とフォック 行列計算の計算時間は共に基底関数の数Nの4乗 に比例する.したがって,計算の対象分子と精度に も依存するが,巨大分子系に関しては二電子積分計 算を如何にして速く解くかが分子軌道法計算の高速 化につながる.

二電子積分計算のアルゴリズムはいくつか知ら れているが,本論文では高精度かつ高速な新・小原 のアルゴリズムを採用する[4].図2において新・ 小原のアルゴリズムは外側4重ループの内にある



図 2: 新・小原のアルゴリズムを使用したフォック 行列の計算

初期積分計算 (IIC:Initial Integral Calculation) と 漸化計算 (RC:Recurrence Calculation) で構成され ており,同じループ階層で部分フォック行列の計算 (PF:Partial Fock) が行われる.また,図2の全て の計算により全フォック行列が生成される.

初期積分計算は図 2 が示すように内部に 4 重の ループ構造を持つ.その特徴としてループ 1 回あた リの演算数は非常に少なく,命令レベルの並列性も 低い事が挙げられる.更には浮動小数点除算,開平 逆数演算,指数関数演算,及び誤差関数演算など多 くの複雑な計算を $< s_i, s_j, s_k, s_l >$ に含み,かつそ れがクリティカル・パス上に存在する.

一方の漸化計算の $< a_I, b_J, c_K, d_L >$ は,非常に 高い並列性を持つ多数の積和演算命令のみから構成 される.そのため,複数の積和演算回路を用いた並 列計算による高速化が期待できる.

3.2 二電子積分計算の Cell への実装方針

Cell の CMP 構造を生かすにはタスク分配が重要 となる. CMP 全体として高い性能とするには, SPE 間の通信を削減し,かつ,各 SPE の総処理時間を 平均化する必要がある.

そこで本研究では,タスク分配の粒度については 同期処理がほとんど発生しない観点から選択した. 具体的にはIICとRC,PFを1つのタスク分配の ための粒度とした.また,タスク分配の方法として はPPE-SPE間通信が少ないことを優先事項と設定 した.以上に従い,表3に図2を参考にしたタスク 分配法の評価を示す.RCは並列性が非常に高いた

Types of Peptide Molecules	G	GA	GAQ	GAQM	GAQMY
No. of Atoms	10	20	37	58	75
No. of Atomic Orbitals	55	110	207	316	427
	Computation Time (sec.)				
Setup	0.1	0.1	0.1	0.1	0.3
Initial Orbital Set	0.1	0.6	4.4	18.9	57.3
ONE-EI Calculation	0.1	0.3	1.5	5.0	10.1
TWO-ERI Calculation &	22.9	269.4	1871.0	8482.1	23284.3
Fock-Matrix Generation	(96.6%)	(98.7%)	(98.6%)	(98.8%)	(98.6%)
Fock-Matrix Diagonalization	0.2	1.7	11.0	60.9	211.7
Property Calculation	0.1	0.3	2.2	9.2	27.5
Total CPU Time	23.7	272.9	1892.7	8584.9	23614.5
No. of Iterations	12	14	15	16	19

表 2:5種のペプチド分子におけるステップ別計算時間の分布

^a4-31G basis function set, using GAMESS, on Pentium-III@500MHz with 512MB Main Memory

表 3: タスク分配の選択肢

IIC	RC	PF	評価	備考		
PPE	PPE	PPE	×	逐次処理		
		SPE	×	RCの並列性を生かせない		
	SPE	PPE	Δ	ERIC[1]の方針	中間積分値 転送の必要性	
		SPE	Δ			
SPE -	PPE	PPE	×	RCの並列性を生かせない		
		SPE	×			
	SPE	PPE	0	PPEが部分フォック行列計算		
		SPE	0	SPEが部分フォック行列計算		

め, SPE で計算する.また, RC に必要なデータは IIC で生成される.したがって, PPE-SPE 間の通 信量を削減するため, IIC も SPE で計算する.残 る PF については, LS サイズの制約を考慮に入れ PPE で計算させる.

3.3 処理の流れ

PPEは自身のメモリ上に各 SPE に対応する同期 等のプログラム通信用の領域を確保する.SPE に渡 す引数やプログラムはこの領域に格納され,同じく 格納されている flag の値によって SPE の状態をプ ログラム制御して計算を進めていく.PPE から関 数呼び出しの形でタスク分配された SPE は,DMA を用いてメモリからデータを受け取り処理を開始す る.flag の値は PPE,SPE 共に書き換えることが できる.尚,SPE の遷移状態は図3のようになって いる.



図 3: flag の値と SPE の遷移状態

4 性能評価

4.1 評価対象モデルと実験環境

Cell に分子軌道法計算プログラムを実装して性能 を評価する.評価対象モデルは以下の通り.

- BASE:従来の Cell .
- PBP(Perfect Branch Predection):BASE モデルにおいて,分岐予測ヒット率は100%と 仮定したモデル.
- EDP(Extended Double Process):BASE モデルにおいて,倍精度浮動小数点演算(double)性能が単精度浮動小数点演算(float)性能 と等しいと仮定したモデル.実装上は,doubleで宣言している定数や変数,関数をfloat に置き換えている.
- EDP+PBP: EDP と PBP を組み合わせた モデル.
- PentiumD:動作周波数 3.2GHz の PentiumD プロセッサ.



図 4: 項目別の全クロックサイクル数と処理の内訳

本実験ではシミュレータ mambo を用いた [6].ま た,コンパイラには mambo と共に提供される ppugcc と spu-gcc(コンパイラオプション:-O2-g) を用 いた.分子軌道法プログラムの実行には,仮想上の 分子である C4(全ての積分計算タイプに対して計算 を行う)を入力データとした.基底関数は DZV(4-31G と同カテゴリ),基底関数の数 N は 20 とした. 一方, PentiumD の評価環境(対象分子以下は全て Cell と同じ)では,コンパイラに gcc(-O2-g),性能 評価ライプラリに PAPI を用いた.

4.2 結果

実験結果を図4に示す.図中において,各棒グラ フの内訳は以下の通り.

- instruction issue: 全命令の実行に要する
 総クロックサイクル数 (ストールサイクルを 除く).
- branch miss stall:分岐予測ミスに起因するストールサイクル数.
- dependency stall:データ依存に起因する ストールサイクル数.
- other:その他の理由によるストールサイク ル数.

まず,BASEとPentiumDモデルを比較する.BASE モデルでは,分岐予測ミスとデータ依存によるストー ルサイクル数が実行時間のそれぞれ1/3程度ずつを 占めている.この結果,PentiumDモデルに比べ4 倍もの実行時間を要している.BASEとPentiumD モデルのピーク性能を考えると,BASEモデルの方 がストールサイクル数を除いても遅い.その主な原 因は,大容量レジスタを用いたループアンローリン グといった Cell の特徴に合ったコード最適化が不 十分であるためだと考えられる.



図 5: dependency stall のストール箇所

次に, ソフトウェア分岐予測による性能への影響 を議論する.BASE と PBP モデルを比較すると, BASE モデルでは 60 %程度の分岐予測ヒット率で あった.分岐予測ヒット率を向上させる (PentiumD モデルにおけるヒット率 99 %と同等にする) ことが 可能ならば, PBP モデルのように約 30 %の計算性 能の向上が得られることが分かる.

倍精度浮動小数点演算性能に関しては,BASE と EDP モデルを比較する.EDP モデルはBASE モデ ルに比べ,各内訳に対するクロックサイクル数が半 減されている.倍精度/単精度の浮動小数点演算の 演算レイテンシ(加算や乗算でそれぞれ 13/6 clock cycle)に比例した instruction issue と branch miss stallの削減を実現している.一方,dependency stall に関しては前者に比べてクロックサイクル数の削減 率がやや劣る.

そこで,図5に示すBASEとEDPモデルにおい て,データ依存がパイプライン処理のどこで起こっ ているか(ストール箇所)に着目する.FX2とFX3 は浮動小数点計算であり,SHUFはLoad命令直後 またはStore命令の直前に発行されレジスタに対す るデータの並び替えを処理し,LSはLoad/Store命 令を処理する.今回用いたアルゴリズムは中間積分 を保持するためLoad/Store命令が多く[5],図5が 示す通りLoad/Store命令に関係するデータ依存ス トールが多く現れている.FX2とFX3は倍精度/単 精度の浮動小数点演算の演算レイテンシが直接影響 するため,instruction issueと同様にレイテンシに 比例したストールサイクル数の削減を示している.

一方, SHUF と LS に関しては, ソフトウェアで アラインメントを取っている事が関係していると考 えられる.具体的なコードを見ると, Load/Store 命 令の発行時に,マスク生成命令,0 との論理和,回転 命令,シフト命令,シャッフル命令のいずれか,また



図 6: LS と SHUF におけるレイテンシのイメージ

は複数とペアを組んでアラインメントを取っていた. この Load/Store 命令とこれらの SHUF 命令のレイ テンシの差 (Load/Store の方が長い) が SHUF と LS のストール時間削減量の差に現れていると考え られる.図6 にレイテンシの差のイメージ図を示す. EDP モデルでは BASE モデルに比べ SHUF 命令が 少なくなると考えられる.その結果,図6のコード A のような SHUF におけるストールサイクルは減 少する.一方,Load/Store 命令数に変化はほとんど ないため,コード B のようなストールサイクルの削 減はあまり期待できない.したがって,Load/Store 命令がネックとなり,極端な dependency stall の削 減は困難である.

最後に PBP+EDP と PentiumD モデルについて 述べる.両者を比べると, PentiumD モデルの方が クロックサイクルが短い.前述したように, dependency stall をこれ以上削減するのは難しい.一方 で, instruction issue は SIMD 演算を組み込むこと 等により削減を期待できる.この結果, PentiumD モデルの計算時間を超えることも可能である.

5 おわりに

本稿では Cell プロセッサに二電子積分計算を実 装して性能を評価した.分岐予測ヒット率に着目し たモデルに対して評価し,ソフトウェア制御の分岐 予測ヒット率の向上に伴う性能向上の可能性を示し た.また,データ依存によるストール時間の差異に 対して原因の解析を試みた.

本研究では, Cell がハードウェアの簡素化のため に分岐予測とアラインメントの制御をソフトウェア で行うことを述べた.そして,コンパイラだけでは 隠せなかった簡素化の影響が,ストールという形で 実行時間に現れることを示した.また,分子軌道法 計算のように依存性の高いデータを内部に持つ計算 をする際,Load/Store 命令の削減が重要であるこ とを示した.

今後の課題としては,ソフトウェア制御分岐予測 に関連して用いた関数を変更するなどして,その ヒット率の変動とおよその上限を調べる必要があ る.また,データ依存を減らすべく SIMD 演算の適 応を含めたコード最適化を行う必要がある.また, 今後は実際の Cell を使用してタスク分配法やネッ トワーク部分を含めたチップ全体としての性能を評 価する予定である.

謝辞

本論文をまとめるにあたり,共にご議論頂いた九 州大学システムLSI研究センターならびに安浦・村 上・松永・井上研究室の皆様に感謝します.なお,本 研究は一部,科学研究費補助金(学術創成研究費:課 題番号14GS0218,若手研究A:課題番号17680005) による.

参考文献

- [1] 中村健太, "計算機科学専用プロセッサアーキテ クチャに関する研究",九州大学大学院 博士論 文,2006年4月
- [2] 中村健太,本田宏明,梅田宏明,小松晴信,村上 和彰,"分子軌道計算専用計算機用 LSI(ERIC)
 の開発", The Journal of Computer Chemistry, Japan, Vol.4, NO.4, pp.155-164(2005)
- [3] 村上和彰,井上弘士,吉松則文,"アーキテク チャ・徹底的なソフト化で性能/電力を向上", 日経マイクロデバイス,No.237,pp.44-47,2005 年3月
- [4] H.Honda , T.Yamaki , and S.Obara , "Molecular integrals evaluated over contracted Gaussian functions by using auxiliary contracted hyper-Gaussian functions", J.Chem.Phys , ll7 , pp.1457-1469(2002)
- [5] 稲富雄一,小原繁,長嶋雲兵,"2 電子積分計 算ルーチンの性能評価", the journal of computer chemistry, japan, vol.4, no.4, pp.175-178(2005)
- [6] http://www.bsc.es/projects/deepcomputing/ linuxoncell/cbexdev.html
- [7] Sony Computer Entertainment Inc, "CBEA JSRE Series: SPU C/C++ 言語拡張", 公開 資料