WEKO3
アイテム
SIMD命令を活用したソフトウェアによる動的分岐予測の提案と予備評価
https://ipsj.ixsq.nii.ac.jp/records/28853
https://ipsj.ixsq.nii.ac.jp/records/2885399ea3c79-b95a-4649-a456-27c792c38360
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-HPC07109043.pdf (635.8 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-03-02 | |||||||
| タイトル | ||||||||
| タイトル | SIMD命令を活用したソフトウェアによる動的分岐予測の提案と予備評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Performance Evaluation of Software Dynamic Branch Prediction with SIMD instructions | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東芝研究開発センター | ||||||||
| 著者所属 | ||||||||
| 東芝研究開発センター | ||||||||
| 著者所属 | ||||||||
| 東芝研究開発センター | ||||||||
| 著者所属 | ||||||||
| 東芝研究開発センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toshiba Corporate Research and Development Center | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toshiba Corporate Research and Development Center | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toshiba Corporate Research and Development Center | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toshiba Corporate Research and Development Center | ||||||||
| 著者名 |
橘内, 和也
× 橘内, 和也
|
|||||||
| 著者名(英) |
Kazuya, Kitsunai
× Kazuya, Kitsunai
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Cellプロセッサが持つSPEは分岐予測器が省略されており，分岐ストールを抑制する代替手段として分岐ヒント命令が用意されている．そこで，SIMD命令を活用したソフトウェアによる動的分岐予測手法を提案し，その有効性について検討する．試作した分岐予測処理コードでは2レベル分岐予測をベースとし，ループブロック内での分岐予測を10～12のSIMD命令で完了する．テストプログラムによる評価では，分岐予測処理を適用する際に，命令配置を工夫することで，最大約4.8%の性能改善が見られ，提案手法がSPE上のプログラムの実行性能の向上に役立つことがわかった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A Synergistic Processor Element (SPE) of a Cell Processor has branch hint instructions instead of hardware branch predictor for reducing branch stalls. We propose and evaluate a software dynamic branch prediction method for boosting the performance of programs on SPE. Our implementation is based on the technique of 2-Level Branch Predictor. By using SIMD instructions of SPE, branch prediction is completed in 10 or 12 instructions inside a loop block. With our evaluation, performance improvement of our test program has been measured to be approximately 4.8% at the maximum. Based on these results, we have found that software branch prediction applied with instruction scheduling improves the performance of programs on SPE. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10463942 | |||||||
| 書誌情報 |
情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC） 巻 2007, 号 17(2007-HPC-109), p. 251-256, 発行日 2007-03-02 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
