

マイクロプログラムシミュレータ MIPS について

萩原 宏
(京都大学)


石田 勝則 永井 靖 淀照 隆
(日本アビオロニクス(株))

1. はじめに

マイクロプログラム方式は、1951年に英国のケンブリッジ大学のM.V. Wilkesによって提案されて以来、多くの中大型電子計算機の論理装置に採用され、近年ではマイクロコンピュータからミニコン、さらに周辺制御装置、端末装置にいたるまで、その応用範囲はますます広範なものになりつつある。

こうした、マイクロプログラミングの発展に伴い、マイクロプログラムの作成は重要な問題となって来た。特にマイクロプログラムが作成される対象となるハードウェアが設計段階にある場合にはマイクロプログラムとハードウェアのトレードオフの問題が生じ、ハードウェアの設計にフィードバックをかけるためのシミュレータが要望される。又ハードウェアにマイクロプログラムを書込んで、動作させる前にシミュレータによってテストを行って、充分デバッグを行っておきたいという要望が生じる。従来はこうした要望に対しては、各ハードウェア毎にマイクロプログラムの仕様が決められ、専用のシミュレータが必要に応じて作成されていた。MIPSシミュレータは、こうした背景で汎用マイクロプログラム制御計算機記述言語及び汎用マイクロプログラムアクセッサ言語を用発し、シミュレーションができる汎用性のあるマイクロプログラム作成援護システムとして開発された。

MIPSシステムは次の構成から成り立っている。



MIPSシステムの特徴は

- (1) シミュレーションはマイクロプログラムの機能レベルで行われる。
- (2) レジスタ等の初期値の設定ができる。
- (3) 中間結果を外部記憶装置にダンプし、再ロードしシミュレーションを再開することができる。
- (4) シミュレーション時にマイクロプログラムの簡単な修正ができる。
- (5) シミュレーションの停止条件をレジスタ値、アドレス値、時間、によって与えることができる。
- (6) 強力なロギング機能をもっている。
- (7) 豊富な Trace 機能をもっている。
- (8) 非同期処理、割込処理を効率よく処理することができる。
- (9) I/O入出力機能のシミュレーションを効率よく行わせることができる。
- (10) 処理方式は処理速度を考慮したコンパイル方式をとっている。

MIPS言語の特徴は

- (1) 記述システムは計算機の設計技術者を対象としている。
- (2) マイクロプログラム制御計算機が、見通しよく、記述でき、コメント性が良い。
- (3) 広範なマイクロプログラム制御計算機が記述できる。
- (4) 組合せ回路レベル、順序回路レベル、Register to Register Transfer レベル

高級言語レベルまで種々の設計段階での論理記述を可能にしている。

- (5) 制御の対象となる論理機能を Block 3 にまとめることができる。
- (6) タイミング記述が Decoder - Block のタイミングリンク及び Facility - Block の Block 3 のいずれでも記述できる。
- (7) 構造が静的な論理回路を記述する Facility - Block, マイクロプログラムの解説を行う Decoder - Block, 入出力機能, 割込処理, 非同期処理を記述する Event - Block に分れており全体が容易に見通せる。
- (8) 多段 Decoder が記述できる。
- (9) 入出力インタフェースの記述が簡単に行える。

マイクロアセンブラの特徴

- (1) マイクロアセンブラの仕様を定義することにより, どのようなビット構成のマイクロプログラムも記述することができる。
- (2) 構成は μ -specification 部と μ -program 部よりなる。
- (3) ビットパターンにアセンブルされたマイクロプログラムは LOAD コマンドにより Control - Memory に読込まれる。

Fig 1 に MIPS システムのゼネラルフローを示す。MIPS シミュレータは IBM 360 - 195 の OS の下でバッチ処理で動作し, PL/言語にてインプリメントされている。システム全体の流れは, マスターゲットマシンを MIPS 言語で記述した入力データをトランスレーションセクションで PL/1 ソースプログラムに翻訳する。コンパイルセクションでは翻訳された PL/1 ソースプログラムとシミュレーションをコントロールする PL/1 言語で記述されたシミュレータコントロールを合せてコンパイルを実施し, 実行型式プログラムを出力する。シンボリックマイクロプログラムはマイクロアセンブリセクションで Bit - Pattern に変換されシミュレーションセクションでコントロールメモリに読込まれて実行される。

2. MIPS 言語

Machine Structure Description 言語としての MIPS 言語は LDS 言語の系列をくむもので, Facility - Block は LDS 言語を母体としている。特にマイクロプログラム制御計算機の場合, 制御信号はマイクロプログラムをデコードすることにより取り出される点にあり, Decoder - Block として独立させた。又 I/O 入出力等外部インタフェースを記述するために Event - Block を設けた。

```
Mips 言語 ::= MIPS      facility - block
                    decoder - block
                    event - block      MIPS - END
```

2.1 Facility - Block

Facility - Block はターゲットマシンの構成要素の宣言部と Block 3 から構成される。Block 3 は階層構造をとることはできない。Facility - Block は静的な構造を記述するもので実行順序の制御, 初期条件の制御, 動作時間の指定, 非同期な事象の制御等は Decoder - Block 及び Event - Block によって記述される。

```
Facility - Block ::= F - Block
                    declaration
                    block 3 [block3] ...
                    F - END
```




FIG. 1 General Flow of MIPS System

```

block 3 ::= Label : LEVEL { basic - statement ( $ basic - statement ) ...
                    | compound - statement } END

```

Compound - statement は block 3 の中で各 statement 毎に処理時間のタイミング記述を行う場合に用いられる。Transition - part は次に実行する Statement の Label を示し、静的な順序動作の構造を示す。Timing - description はその Statement の実行時間を示す。

```

Compound - Statement ::= concurrent - Statement ( Concurrent - Statement )
Concurrent - Statement ::= Label : [ basic - Statement 群 ]
                        : transition - part
                        { : timing - description }

```

basic - statement は時間に関する記述は含まれない。ある時点で実行される一連の論理操作を記述したもので、assign - statement, module - statement, wait / post - statement から構成される。

```

basic - Statement ::= left - part - variable - list { := | = }
                    foolean - expression [ if - Statement ] |
                    module - Statement [ if - Statement ] |
                    wait - Statement |
                    post - Statement [ if - Statement ]

```

assign - statement 中の := は register, memory 等遅延時間のあるデータ転送を示し、= は Bus - line, terminal の如く、遅延時間のない転送を示す。

ターゲットマシンを記述するために Facility - Block で宣言することのできる要素は Terminal, Register, Memory, Function, Module である。Terminal とは register 又は memory の出力あるいは、複数個の Terminal を変数として何れかの論理演算を行った信号線のことである。Terminal の値は Concurrent - Statement の時間間隔内又は Block 3 の時間間隔内でのみ有効である。Register は値を新しく設定しない限り前の状態を保持する変数である。Function はハードウェアのまじった論理機能を表わしており、入出力の関係が、遅延時間なしで決定されるもので UNIT で宣言する。Module には入出力の関係が遅延時間 0 でまじってしまう PASS と入出力の関係に遅延時間のある ELEMENT と Standard - Module と構成される。

Function では Function - Body を PL/I の code で記述することのできる attribute description がゆるされている。Standard - Module としては RSFF, RSTFF, JKFF, TFF, DFF, Delay, integer がゆるされている。又 Standard - function として AND, NAND, OR, NOR がゆるされている。

2.2 Decoder - Block

Decoder - Block はマイクロインストラクションの記憶場所であるコントロールメモリとマイクロインストラクションレジスタ及びコントロールメモリの読出し時間を指定する Environment, Description とデコーダの構造及びマイクロインストラクションの解釈の結果どの Block 3 を起動するかを記述する部分とどのタイミングで Block 3 を起動又は停止するかを記述する Decoder - description から構成される。

```

Decoder - Block ::= D - BLOCK environment - description
                    decoder - description D - END
environment - description ::= ENV
                            MEMORY = memory - name ;
                            INST = register - name ;

```

FETCH-TIME = integer; END

Decoder-description は decoder の階層構造を記述する decoder-description-part-1 とマイクロインストラクションを解釈のフェルト毎に分ける field-declaration, マイクロインストラクションが動作するタイミングリングと Block が起動するタイミングポイントを記述する timing-declaration と field-declaration で define された Field-name, timing-declaration で define された Timing Point Name を使用して、decode の結果と Block がどのタイミングポイントで起動し、停止するかを記述する decode-expression から構成される decoder-description-part-1 から成り立っている。

```
decoder-description ::= { decoder-description-part-1 |
                           decoder-description-part-2 }
decoder-description-part-1
    ::= DECODER decoder-name
       field-declaration
       timing-declaration
       decode-expression  END
decoder-description-part-2
    ::= DECODER decoder-name
       select-statement
       decoder-description { decoder-description }
       .... END
select-statement      ::= SEL register-name [(Subscript)]
                       input-value / decoder-name, ...;
field-declaration     ::= FIELD
                       field-declaration-part, ...;
timing-declaration    ::= TIMING
                       timing-declaration-part, ...;
decode-expression     ::= decode-expression-part 1
                       initiate-expression-part
decode-expression-part ::= DECODE
                       field-name ; timing-expression : output-
                       element-list $ .....
initiate-expression-part ::= INIT
                           timing-expression : output-name .....
```

timing-expression は time-name, [time-name] で実行開始タイムポイントと終了タイムポイントを指定し、output-name で起動すべき Block のレベルを指定する。又 output-element は、Field-name で指定されたマイクロタグの Bit-string に対応して起動される Block を input-value / output-name の形式で記述する。

デコーダの制御としてはデコーダの起動と停止がある。前者は Event-Block の FETCH 文により制御され、後者は Facility Block における WAIT 文により実行される。FETCH 文の実行は、イベントパラメータカードを讀込ませるか、Block からイベントを POST 文により起動させることにより行われる。FETCH 文を実行するとシミュレータは environment-description において指定されたコントロールメモリより Facility-Block で宣言されたコントロールメモリアドレスレジスタの指定する番地の内容を指定されたマイクロインストラクションレジスタに格納する。格納が終了するまでの時間は FETCH-TIME で指定された integer のユニットタイムの倍数である。

2.3 Event - Block

Event - blockはターゲットマシンの外部から Facility - Block 又は Decoder - Block を制御するとき、Block 3 から Block 3 又は Decoder - Block を制御するときあるいは、ターゲットマシンにおける入出力機能を模擬する必要がある場合に使用する。イベントにより Decoder - Block を制御する場合として FETCH 文の実行がある。又イベントにより Facility - Block 内の Block 3 を起動させるときには INIT 文を使用する。Block 3 から直接マイクロインストラクションの読み出しを指示することはできないので、イベントを由で行う。

一般にターゲットマシンの入出力機能は複雑である。MIPS 言語では、このため Event - Block に INPUT 文と OUTPUT 文をもっている。INPUT 文では予め用意した外部記憶装置内に格納されている情報を Facility - Block で指定されたレジスタへ入力する。

Output 文では、Facility - Block 内のレジスタに格納されている情報からラインプリンタから出力される。これらの入出力動作ではシミュレーション上の時間はかからない。

Event - Block ::= E - Block

event-declaration [event-declaration].....

E - END

event-declaration ::= EVENT : event-name ; event-body . END

event-body ::= [post-condition] [delay-time]

event-command [\$event-command]..... ;

event-command ::= initiate-command | decoder-command |

input-command | output-command

initiate-command ::= INIT label

decoder-command ::= FETCH | TERM

input-command ::= INPUT register-name [(subscript)]

FILE = file-name

output-command ::= Output register-name [(Subscript)]

initiate-command は Block 3 をイベントカード又は Block 3 の Post 文によって起動する場合に、又 decoder-command はイベントカード又は Block 3 の Post 文によってデコーダの制御を行う場合に、input/output command は模擬入出力動作を行わせる場合に各々用いられる。event-body の post-condition は上記動作を行わせるための条件設定を行う statement であり、Block 3 から Post 文でイベント制御を行う場合には、必ず event-code を用いて記述する必要がある。

Post-condition ::= {AND (post-code-list) | OR (post-code-list)} ;

又 delay-time は Post-condition が成立してから一定の時刻を経過した後、各 Command を実行させたい場合に指定する。

3. MIPS 言語による記述例

Fig. 2 に MIPS 言語による記述例を示す。9 bit からなるマイクロインストラクションを想定した例題コンピュータであり、AL, AR, AF, AD, TEST, IO の 6 つのフィールドから構成されている。T1 のタイミングで LIOA, RIOA, AFUH, IOIN, CMAD の Block 3 が起動される。T2 のタイミングでは DNOA, 又 TEST フィールドが decode されて 00, 01, 10, 11 の値により NOP, ALZ, POS, NEG のいずれかの Block 3 が起動される。それぞれの終了タイミングは T3, T4 である。UNIT Function の body は Attribute - description で記述されている。NOP, ALZ, NEG の Block 3 では Event-code-10 が Post され FETCH コマンドがコールされている。

MIPS

F-Block

```

TERMINAL E(8), F(8), G(8);
REGISTER A(8), B(8), C(8), D(8),
        CMB(9), CMAD(4);
MEMORY  CM(9,16,CMAD(0:3));
UNIT ADD(16)(U(16),L(16))

```

ATTER

```

DCL ADD BIT(16);
ADD = U + L;
RETURN (ADD);
ATTER - END;

```

AFBI : LEVEL

```

E = A IF 7CMB(0) #
E = B IF CMB(0) #
F = C IF 7CMB(1) #
F = D IE CMB(1) #
G = E & F IF(7CMB(2)&7CMB(3)) #
G = EIF IF(7CMB(2)& CMB(3)) #
G = ADD (E,F) IF (CMB(2)&7CMB(3)) #
G = E IF (7CMB(2)&7CMB(3))
END

```

DNOA : LEVEL

```

A := G IF (7CMB(4)&7CMB(5)) #
B := G IF (7CMB(4)& CMB(5)) #
C := G IF (CMB(4)&7CMB(5)) #
D := G IF (CMB(4)& CMB(5)) #
END

```

CMAD : LEVEL

```

LA1: CMAD(4) := ADD(10)(CMAD(4),1)
STOP: 5
END

```

NOP : LEVEL

```

LQ: POST(10): STOP:5
END

```

ALZ : LEVEL

```

L11: L12(7G), L13(G): 1
L12: CMAD(4) = ADD(16)(CMAD(4),1)
     L13: 15
L13: POST(10): STOP: 4
END

```

POS: LEVEL

```

L21:: L22(7G(0)), L23(G(0)): 1
L22: CMAD(4) := ADD(16)(CMAD(4),1)
L23: 15
L23: POST(16): STOP:4
END

```

NEG: LEVEL

```

L31:: L32(G(0)), L33(7G(0)): 1
L32: CMAD(G): ADD(16)(CMAD(4),1)
     L33: 15
L33: POST(16): STOP: 4
END

```

IOIN : LEVEL

```

L41: POST(20): STOP: 5
END

```

F-END

D-BLOCK

ENV

```

MEMORY = CM;
INST = CMB;
FETCH-TIME = 5; END

```

DECODER DEC

```

FIELD AL(0), AR(1), AF(2:3)
      AD(4:5), TEST(6:7), IO(8);
TIMING 30,
      T1=5, T2=10, T3=15, T4=30,

```

DECODE

```

TEST: T2; T4: 00/NOP,
      01/ALZ,
      10/POS,
      11/NEG; END

```

INIT T1, T3: LI0A #

T1, T3: RIOA #

T1, T3: AFUH #

T2, T3: DN0A #

T1: IOIN # T1, T2: CMAD;

D-END

```

E-BLOCK EVENT: EVENTA; AND(10)
      FETCH; END EVENT; EVENTB
      ; AND(20) INPUT D(8) FILE =
      CRFIRE; END

```


E-END

MIPS-END

FIG. 2

4. MIPS シミュレータ

MIPS 言語で記述されたターゲットマシンはトランスレーションセクションでまず処理される。トランスレーションセクションにおける処理は Facility-Block の Statement 部を PL/I の Statement に変換することと、シミュレーションをコントロールするシミュレータコントロール機能のソースプログラムを組み込むことと、Facility-Block の宣言文及び Decoder-Block, Event-Block を各々次の表に変換することである。



Module 又は Block 3 に対応して各々 module-table が生成される。

トランスレーションセクションで PL/I ソースデータに変換されたターゲットマシンは、シミュレーションを制御するシミュレーションコントロールと組み合わせられてシミュレーションプログラムを完成する。

シミュレーションコントロールには次の5つの機能ブロックがあり event-Block 制御, decoder-block 制御, Facility-Block 制御は、前もってコンパイルされており、リンクの時点で組込まれる。

- (1) スタートアップの制御
- (2) シミュレーション実行制御
- (3) event-block の制御
- (4) decoder-block の制御
- (5) facility-block の制御

これらの関係を Fig. 3 に示す。




FIG. 3

4.1 スタートアップ制御

スタートアップ制御ではシミュレーションランの初期値,初期条件の設定を行います。初期条件の設定が終わるとシミュレーション実行制御へコントロールをわたします。

4.2 シミュレーション実行制御

シミュレーション実行制御ではシミュレーション時刻の設定,シミュレーションの進行管理を行います。

4.3 Event-Blockの制御

Event-Blockの制御ではイベントパラメータカードの処理,Post文によるイベントの起動,イベント制御対象の処理を行います。

4.4 Decoder-Blockの制御

Decoder-Blockの制御はマイクロインストラクションの読み出し,タイミングリンクの開始と終了,タイミングポイントの開始と終了を行います。

4.5 Facility-Blockの制御

Facility-Blockの制御は起動される module は Module table 内でリンクカととりぬ Active-list を構成しており これらの Active-list の制御, State-table にリンクされた Basic-statement の実行, transition-part, timing-discription の評価, 実行終了時の処理等を行います。処理のフローを Fig. 4 に示します。又 MIPS シミュレータの RUN の結果を Fig. 5 に示します。




FIG. 4

```

**** MIPS SIMULATION ****
SIM001 SIMULATION START.
***TIME= 0 ***
SIM003 TRACE BEGIN.
***TIME= 2 ***
LOG001 POSTED EVENT : 'START'(C)(2)
***TIME= 12 ***
LOG002 EXECUTE EVENT : 'START'
INIT: RUNB
TRACE MOD = RUNB : L1
LOG003 POST(10)
LOG001 POSTED EVENT : 'FETCH'(P)
LOG002 EXECUTE EVENT : 'FETCH'
TRACE FCL = S
VAL = '10000000'B
TRACE MOD = RUNB : STOP
***TIME= 13 ***
LOG010 START OF MICRO INSTRUCTION.
COM(0) = 010000C0000000000100'B
SELECT(RRT)
TIMING : T0(0) =
TIMING : T1(1) = CAB0(CA), READ(RW), INIT2
TIMING : T2(2) = INIT4
TIMING : T3(3) = INIT3
TIMING : T4(4) =
LOG011 TIMING POINT : T0(13)
***TIME= 14 ***
LOG011 TIMING POINT : T1(14)
INIT: CAB0
INIT: READ
INIT: INIT2
TRACE FCL = CMAD
VAL = '000001'B
TRACE MOD = INIT2 : STOP
***TIME= 15 ***
LOG011 TIMING POINT : T2(15)
INIT: INIT4
TRACE MOD = CAB0 : STOP
TRACE FCL = M
VAL = '00000000'B
TRACE MOD = READ : STOP
TRACE MOD = INIT4 : STOP
***TIME= 16 ***

```

F I G. 5

5. おすび

本シミュレータの性能については、まだ判断できないが今後本格的なシミュレーションを実施し明らかにしていく必要がある。最後に本シミュレータの開発の機会を与えられた日本電子工業振興協会並びに御指導いただいた東京大学元岡教授、当協会論理設計自動化専門委員会マイクロプログラム分科会の委員の方々に深謝する。

参考文献

(1) 論理設計の自動化に関する研究 - 才了報 - 日本電子工業振興協会