

大規模回路用汎用論理シミュレータ

村上 道郎

西 謙二

小沢 康明

1. はじめに

設計された論理回路の論理機能検証法としては、物理的に回路を実現する基板検証法と、論理シミュレータにより模擬的に回路を実現し検証する方法があるが、後者がより有効である事は周知の事実である。

ところで、論理シミュレータによる検証法には二つの目的がある。一つは時間依存性をもったく無視し単に論理値計算のみを行なう事であり、もう一つは回路を構成する各素子の遅れ時間、すなはち閾値の変化による遅れ時間の変動を考慮して、回路動作の正確な時間依存性を知る事である。

本稿による論理シミュレータは、上述の二目的をダイナミック回路、スタティック回路等、いかにも汎用の大規模回路に対して適用可能とするべく開発されたものである。

2. 特長

本システムは以下の特長を持つ。

① ファイルオリエンティッドなシステムである。

シミュレートに必要な回路接続情報、シミュレート系列、シミュレート結果をファイル(4参照)に登録し、必要に応じ取出し、追加、消去、修正を容易に行なえる。しかも、あるシミュレート結果に対するさまざまな角度から論理値を調べる事が可能であり、また、同一回路に対し異なるシミュレート系列で実行させることも容易である。その結果、回路の誤りを見つければ修正個所のみを入力としてファイルを更新すれば良い。

② マクロな素子定義が可能である。

ある論理機能を持った複数個の素子の集合をマクロ素子(3参照)として定義し、ファイルに登録しライブラリー化しておき事により、回路接続情報を容易に入力する事が可能である。マクロ素子内で他のマクロ素子の使用も許される。




図1. ダイナミック回路用基本素子

- ③ 基本素子の追加定義が可能である(3参照)。
素子の論理機能をFORTRAN文で記述する事により基本素子の追加定義が可能である。
- ④ ダイナミック回路のシミュレートが可能である。
前頁図1に示す基本素子がシステムに登録されており、これを使用してダイナミック回路のシミュレートが可能である。
- ⑤ シミュレート方法を任意に選択出来る。
シミュレート方法として、単純論理値計算を行なう、遅れ時間も含む論理計算を行なうの二種類用意されており、ユーザーはそれらを任意に選択出来る。また、遅れ時間要素として、最小ターンオン、オフ時間(T_{on}, T_{off})とそれらのバラツキ等による変動分、さらには不確定時間(T_{on-A}, T_{off-A})の四種類を各ゲート独立に定義出来、より正確なシミュレートが可能となる。

3. 機能

本システムは以下の機能を持つ。

① 対象回路

ダイナミック、スタティック、また、RAM, ROM, ランダムロジック等のいわゆる汎用論理回路を対象とする。

② 対象素子

ブラックボックス的に記述可能な論理機能を持つものを「素子」と定義する。素子には、「基本素子」、「マクロ素子」、「追加基本素子」の3種類がある。

(i) 基本素子

システム中に基本的に組込まれている素子を「基本素子」と定義する。基本素子には、AND, OR等のゲート、外部入出力端子、電源、ブランド、RAM, ROM, 各種フリップフロップ、ダイナミック素子等がある。

(ii) 追加基本素子

素子の論理機能、素子名等をFORTRAN文で記述しシステムに組込む事により、その素子をあたかも基本素子として使用出来る。これを「追加基本素子」と定義する。

(iii) マクロ素子

基本素子、追加基本素子、登録済のマクロ素子のみで定義可能な素子を「マクロ素子」と定義する。マクロ素子はマスター、サブファイル(4参照)に登録する事によりライアライ化が可能である。

③ 回路規模

ゲート換算

標準	5,000 ゲート
最大	100,000 ゲート

④ 論理値

0, 1, X の三値である。ただし X は不確定値である。

4. 構成

本システムは、コンパイラ、独立な六つのプロセッサー、三つのファイルで構成されており、以下のように定義される。

コンパイラ 入力データ(ソースモジュール)を翻訳し、各プロセッサーの入力となるオブジェクトモジュールを作成する。また、ソース、オブジェクトモジュールをファイルに登録する。

プロセッサー オブジェクトモジュールに従って、実作業を行なう。

マクロ素子定義データよりマクロ素子を合成する「MACRO」、全体回路定義データより回路を合成する「CONNECT」、シミュレート系列定義データよりシミュレート系列を合成する「PATTERN」、実際にシミュレートを行なう「SIMULATE」、シミュレート結果をプリントする「TRACE」、ファイルのメインテナンスを行なう「FILE」の六種があり、前四者の実行結果(リザルトモジュール)は指定されたファイルに登録される。

ファイル 永久記憶ファイル二つ、一時記憶ファイル一つがあり、前者には各ユーザー共通データを登録しておく「マスター」、個別データ登録用の「サブ」の二種類がある。

結局、ユーザーがコーディングした入力データはコンパイルされオブジェクトモジュールとなり、プロセッサーによりリザルトモジュールの作成、結果のプリントが行なわれる(図2)。全体流れ図を図3に示す。




図2. プログラム流れ図




図 3. システムフロー

5. シミュレート手法

本システムでは、イベントディレクテッド法(Event-Directed Method: 以後ED法と略す。)⁽²⁾、タイムマッピング法(Time-Mapping Method: 以後TM法と略す。)⁽³⁾を採用している。これらで遅れ時間は無視しLAシミュレート手法にはレベル判定法(以後LA法と略す。)、ED法があるが、我々は両者の実験プログラムを作成し比較検討の結果、後者がシミュレート時間の面からより有効であると判断し本システムで採用した。以下にその要旨とTM法の手法を記す。

① LA法, ED法

LA法とは回路内の全素子に外部入力が最も低く、出力に向うにつれ高くなるようにレベル値を与える、このレベル値の順序に全素子の論理値を計算する手法である。すなわちレベル値は外部入力を1、内部素子のそれを「その素子の入力レベルの最大値+1」と定義する。したがって当然の事ながらフィードバックループ(Feed Back Loop: 以後ループと略す。)の存在する場合、レベル付けが困難になる欠点を持つ。

ED法とは、ある状態が安定している回路に新シミュレート系列を与えたとき、各素子の論理値変化をイベントと定義しそれを外部入力から外部出力へ伝搬させ、全素子の安定状態を求める手法である。したがってレベル付けが必要がなく、ループの有無にかかわらずシミュレートが可能である。

② ED法の有効性

ED法、LA法の実験式を求め両者を比較する。

LA法でのシミュレート時間は与えられた回路により一義的に定まり、シミュレート前の回路状態、入力系列には依存しない。いま一素子あたりの論理値計算時間を t_g 、素子数をG、各系列のシミュレートのための始終処理時間を t_{LC} とする。一素子あたりのシミュレート時間 T_{LA} はGに比例し、

$$T_{LA} \approx t_g \cdot G + t_{LC} \quad (1)$$

ここで実験プログラムでの60~200 素子の回路の結果(図4)より t_g , t_{LC} を求め代入すると

$$T_{LA} \approx 0.3G + 19.5 \quad (\text{msec}) \quad (2)$$

ED法でのシミュレート時間は回路状態、シミュレート系列に依存し、決定要素として

- i) シミュレート系列を与えてから回路が安定する迄に発生するイベント数
- ii) イベントスタートのスワップイン、アウトの繰返数
- iii) 素子数(始終処理部が依存する。)

と考えて次式を得る。

$$T_{ED} \approx t_e \cdot E + t_g \cdot G^s + t_{LC} \quad (3)$$

ただし t_e : 一イベントの処理時間

E : 一素子あたりのイベント数




図4. LA法の実行結果




図5. ED法の実行結果

t_f : 始終処理の一要素あたりの時間
 G : 素子数
 s : 始終処理における要素依存性
 t_{ec} : $t_f \cdot G^{\beta}$ 以外の始終処理時間

実験プログラムでの結果をイベント数対シミュレート時間特性として図5に示す。これより t_e , t_f , s , t_{ec} を近似的に求め(3)式に代入すると

$$T_{ED} \approx 0.46E + 4.1G^{0.41} \quad (\text{msec}) \quad (4)$$

ここで両者を比較するため全素子数に対するイベント数の割合を α (=長さ), $T_{LA} = T_{ED}$ の場合の α を G の関数として求めることとする。

$$\alpha = \frac{t_f}{t_e} - \frac{t_f}{t_e} \cdot G^{s-1} + \frac{(t_{ec}-t_f)}{t_e} \cdot G^{-1} \quad (5)$$

各実験値を代入して

$$\alpha = 0.65 - 8.9G^{-0.59} + 42G^{-1} \quad (\text{msec}) \quad (6)$$

となる。また

$$T_{ED} = 0.5T_{LA} \quad (7)$$

の場合の α と(6)式の α の特性曲線を図6に示す。同図より中、大規模回路に関する次の事が理解される。




図6. α 特性曲線

i) $T_{ED} = T_{LA}$ となるのは $\alpha \approx 0.6$, すなはち全素子数に対するイベントの割合が 60 % 以下であれば ED 法が有効である。

ii) $T_{ED} = 0.5 T_{LA}$ となるのは $\alpha \approx 0.3$, すなはち全素子数に対するイベントの割合が 30 % 以下であれば ED 法は LA 法の倍の速さを持つ。

一般には大規模回路では $\alpha < 0.1$ 程度であるため ED 法が LA 法の数倍の速さを持つ事が判明し、我々は遅れ時間と無視したシミュレート手法に ED 法を採用した。

③ TM 法

遅れ時間含むシミュレート手法には TM 法を採用した。遅れ時間要素として最小ターンオン、オフ時間 (T_{on}, T_{off}) とそれらのバラツキによる不確定時間 (T_{on-A}, T_{off-A}) を考慮し、これらを各素子独立に定義する事により正確なシミュレートを可能にしている。しかし、これら四要素を独立に与えると図 7 に示すように、幅の短かい入力パルスに対して出力が応答しない場合が生じる。これをミニ




図 7.
パルス応答例

ューラタの見地に立てば「既に入ケジュールされているイベントの消去」を意味し、正しくシミュレートするにはイベントの消去手法を確立する必要がある。そこで各イベントに素子リンク、時刻リンクを設け、これらを用いて事による追加、消去の規則を確立した。図 8 にデータ構造を示す。素子リンクとは同一素子のイベントを時刻の順序にリンクしたものであり、時刻リンクとは同一時刻に活性化するイベントをリンクしたものである。




図 8 データ構造


「イベント追加消去規則」

同一素子に対し複数個のイベントが存在するとき、素子リンク中の各イベントはスケジュールする時刻により順序づけられリンクされているものと仮定する。このイベントが既にスケジュールされている素子に新たなイベントを追加する場合、以下の規則に基づき処理する。


- i) 素子リンクの最後に追加の場合は単純追加を行なう。
- ii) 素子リンクの途中に挿入の場合は、
 - ① 追加イベントの論理値が 0, 1 のとき、以後に続くイベントを消去し追加イベントは直前のイベントの論理値と異なるときに行なう。
 - ② 追加イベントの論理値が X のとき、
 - a) 直前のイベントの論理値も X であれば以後に続くイベントを消去し、追加は行なわない。
 - b) 直前のイベントの論理値が 0, 1 であれば、直後のイベントの論理値を X に変更しそれ以後のイベントを消去する。

$$T_{on} = 2 \quad T_{off} = 1$$

$$T_{on-A} = 2 \quad T_{off-A} = 2$$



(a) 素子例



時刻 0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

0 1 2 3 4 5 6 7 8 9

A

B

時刻

	素子数	系列数	手法	全実行時間	シミュレート時間/系列	備考
A	15	20	ED	37秒	0.049秒/系列	4相ダイナミック回路
		13	TM	80	0.252	
B	260	10	ED	80	0.070	8ビットALU
		10	TM	150	1.450	
C	150	10	ED	91	0.078	64ビットRAM
		10	TM	113	0.830	
D	1300	23	ED	687	0.021	マイクロプロセッサ

表1. 結果

(参考文献)

- 1) Y.T. Yen, 'A Mathematical Model Characterizing Four-Phase MOS Circuits for Logic Simulation', IEE Trans. Computers VOL C-17 NO. 9 ('68) PP 822-826
- 2) E.B. Eichelberger, 'Hazard Detection in Combinational and Sequential Switching Circuits', IBM J. March ('65) PP. 90 - 99
- 3) S. G. Chappell et al, 'Simulation of large asynchronous logic circuits using an ambiguous gate model', FJCC 1971 PP 651 - 661