


マイクロプログラム・ジェネレータの作成

馬場 敬信 藤本 裕司 萩原 宏
(電気通信大学) (京都大学)

1. はじめに

マイクロプログラム・ジェネレータ (μ PG) は、マシンの記述と、マイクロアロケラム (μ P) のアルゴリズムの記述を入力とし、ビットパターン形式の μ P 及びその論理シミュレーションの結果を出力するシステムである。図1に、このシステム構成を示す。



(図1) マイクロプログラム・ジェネレータのシステム構成

我々は、前回¹主としてマシン記述部の仕様とその処理について報告したが、その後、 HITAC 8350 を用いたシステムの作成を行ない、現在、種々の検討を加えている。そこで今回は、作成したシステムの概要と、これを用いて得られた結果について報告する。

2. マシン記述部とアルゴリズム記述部の処理

2.1 マシン記述部の処理 — Phase 1

マシン記述部 (Machine Description Section : MDS) の処理については、前回報告したように、これを、コンパイラ及びシミュレータの使用のために、マシン定義テーブル (MDT) に変換し、磁気テープ MDTL に出力する。

MDTは、表1に示したような部分テーブルと、後の検索の便宜のための各テ

一フレームのポインタから成っている。

表1 Machine Definition Table (MDT) の構成

| テーブル名 | 内容 |
|-------|--|
| FDT | μI の各フィールドの名前と、そのビット長 |
| TIM | 各フィールドに含まれる μO が実行されるタイミング |
| PST | パリティ・フィールドの詳細 |
| MT | 各フィールドに属する μO のビット。パターンと、それに与えるニモニック・コード |
| AGS | 次 μI への分歧のためのアドレス生成法 |
| VT | ハードウェア・ユニットの性質を表わし、以下 6 つの補助テーブルに分かれる |
| TCT | テスト可能な Variable と値の組 |
| CCT | カウンタ 値の増減に関する制御 |
| FFS | フリップ・フロップのセット／リセットに関する制御 |
| MST | メモリの Read/Write に関する制御 |
| SPAST | スクラッチ・パッド・メモリのアドレス生成法 |
| TRT | Variable 間の転送 |
| CT | μI のフィールド、又はハードウェアによる定数の生成法 |
| OPT | ALU で実行される演算 |

2.2 アルゴリズム記述部の処理 — Phase 2

アルゴリズム記述部 (Algorithm Description Section : ADS) では、作成する μP のアルゴリズムを、MDS に対応した記述要素を用いて記述する。たとえば、演算や代入文に現われる変数は、レジスタやスクラッチ・パッド・メモリなどの MDS で記述したハードウェア・ユニットであり、オペレータは、MDS で定義した任意のものが使用される。この意味で、MDS は ADS に対する宣言部であるといふことができる。ADS は、algorithm (ALG) ブロックと、procedure (PROC) ブロックからなり、各ブロック内では、演算、代入文のほか、IF 文や GOTO 文などを記述することができる。レジスタ・トランスマッパー・レベルの記述言語よりもハイレベルなものとなっている。ADS の記述例を付録図 1 に示す。

Phase 2 では、MDTL から MDT を読み込み、次に、ADS をこれによってチェックしながら、ADS を quadruple 列に変換する。quadruple が表2 に表したような形式で Phase 3 以降に渡されると共に、Symbol Table (SBT) が

```
***** SYMBOL TABLE DUMP *** ( FOR DEBUGGING )
(ADDR) SYMBOL TYPE QN FN AA STATEMENT NUMBER ( *:DEF #:CALL )
01D914 END AXXX 0000 0000 0A20 *0002 0018
01D954 MULT AXXX 0001 0000 0A50 *0003
01D994 L0 LXXX 0004 0000 0000 *0007 0015
01D9D4 L1 LXXX 0009 0000 0000 0008 *0010
01DA14 L2 LXXX 0010 0000 0000 0012 *0014
***** END OF SYMBOL TABLE DUMP ***
```

(図2) Symbol Table

作成され、同様に Phase 3 以降で使用される。図 2 は、付録図 1 に示した ADS 例について作成された SBT である。

表2 quadruple の形式と意味

| (形式) 意味 | (形式) 意味 |
|--|---|
| $(:=, \text{VAR1}, \text{VAR2}, N)$ VAR2 の内容を VAR1 に転送する。N は VAR1 の個数を表わす。 | $(+, -, \text{CV},)$ カウンタ CV をただけ増減する。 |
| $(\leftarrow, \text{FF}, \text{FFS},)$ flip-flop FF に FFS をセットする。 | $(B, , BA)$ $(BR, \text{VAR}, , BA)$ $(BCT, C, , BA)$ $(BP, , , BA)$ $(BCE, C, BA1, BA2)$ $(\bar{R}P, , ,)$ $(BMC, C1, C2, BA)$ |
| $(B\bar{O}P, \bar{O}PND1, \bar{O}PND2, RES)$ $(U\bar{O}P, , \bar{O}PND2, RES)$ $\bar{O}PND1, \bar{O}PND2$ に binary (BOP) あるいは unary (UOP) operation を施し、RES に代入する。 | BA で指定された quadruple への分岐を行なう。C はテスト条件を示す。 これらの quadruple を、ブランチ・タイプの quadruple と呼ぶ。 |

3. 最適なマイクロ命令の構成

3.1 最適化のための前処理 — Phase 3

Phase 3 では、Phase 2 の出力である quadruple 列を入力として、これをセグメントに分け、同時に、available register を決定する。ここでセグメントとは、実行がなされるときは、必ずその先頭の quadruple からシーケンシャルに最後まで行なわれる quadruple 列のことである。實際には、セグメントの先頭を、(i) ALG 又は PRO ブロックの先頭、(ii) ラベルの付けられた quadruple、あるいは(iii) BP、BCT の次の quadruple とし、セグメントの終りをブランチ・タイプの quadruple としてセグメントを決定している。

available register とは、あるセグメント内で、最後に値が参照されてから、次に値を更新されるまでの、レジスタがスクラッチ・パッド・メモリのことである。

これらセグメントと available register は、次の Phase 4 で使用される。available register は、(i) 転送の途中でのデータの一時記憶、(ii) 演算結果の一時記憶などに、コンパイラが割当てる。セグメントは、Phase 4 でのマイクロオーダ (μO) の Framing に使用されると共に、シミュレータリストへの出力を制御するパラメータとしても使用される。

付録図 1 に応じた quadruple 列に対して Phase 3 を実行した結果を図 3 に示した。

3.2 マイクロ命令の構成 — Phase 4

Phase 4 では、quadruple 列、SBT、MDT、及び available register とセグメントを利用して、オブジェクト μP を出力する。この過程では、より少ないマイクロ命令 (μI) 数を目指し、後に述べる最適化を行なっている。

処理は quadruple ごとにを行い、各 quadruple に対して、(i) 指定された動作を行なう為に必要な μO を MDT から見つけ出し (μO mnemonic : MN)、(ii) その動作を行なったときに、値を参照される変数 (Used Variable : UV) と、(iii) 値を更新される変数 (Defined Variable : DV) を決定する。以後、quadruple に対して (MN, UV, DV) の組を作成することを generation と呼ぶ。

Phase 4 では、主要なルーチンとして、Path Search Routine (PSR) と、

| MICRO PROGRAM GENERATOR (VER-001) | | AVAILABLE REGISTER AND PROGRAM SEGMENT LISTING | | | |
|-----------------------------------|-----------|--|---------------------|-------------------|--|
| DECLARED AVAILABLE REGISTER | | | | | |
| | AV. REG | DIMENSION | START QUADRUPLE NO. | END QUADRUPLE NO. | |
| | SPM0(39X) | '00:31' | | | |
| AVAILABLE REGISTER | | | | | |
| SEGMENT NO. | AV. REG | DIMENSION | START QUADRUPLE NO. | END QUADRUPLE NO. | |
| 0001 | | | 0001 | 0003 | |
| | G | '00:07' | 0001 | 0001 | |
| | U | '00:31' | 0001 | 0002 | |
| | L | '00:31' | 0001 | 0003 | |
| 0002 | | | 0004 | 0006 | |
| | SPM0(10X) | '00:31' | 0004 | 0005 | |
| 0003 | | | 0007 | 0008 | |
| | U | '00:31' | 0009 | 000D | |
| 0004 | | | 0009 | 000A | |
| | L | '00:31' | 000B | 000C | |
| | U | '00:31' | 000E | 000F | |
| 0005 | | | 0010 | 0011 | |
| | L | '00:31' | 0012 | 0014 | |
| 0006 | | | 0012 | 0012 | |
| 0007 | | | 0012 | 0013 | |
| | SPM0(10X) | '00:31' | | | |
| | SPM0(11X) | '00:31' | | | |

(図3) セグメントヒavailable register

Framing Routine (FR) を使用する。3.2.1 でまずこれらについて述べ、3.2.2 で generation について具体的に述べる。

3.2.1 基本的なルーチン

(A) Path Search Routine

Variable 間の転送路を見出すためのルーチンである。MDS で記述された、单一の μO による個々の転送は、Transfer Table (TRT) と呼ぶテーブルとして MDT 内に表わされている。本ルーチンは、TRT を検索して、個々の転送を連結することにより、転送の source から destination に至る転送路と、これに必要な μO 列を決定する。

このルーチンの処理アルゴリズムは、source を root node とし、ある Variable と、それから单一の μO によって転送可能な各 Variable を、それぞれ親 node と子 node とした search tree を構成してゆくものである。source から destination への最短経路を見出す必要から、search は breadth-first によって行なう。

ある Variable から、单一の μO によって、同時に複数個の Variable への転送が可能な場合を考えられる。従って、PSR の入力の destination としては、複数個の Variable を認め、また、search tree の各 node には、その node からの destination を明らかにする必要がある。

図5に、PSR の流れ図を示した。ここで、OPEN と CLOSED の 2 つのリストを用意し、また、ある node N からの destination を D(N) で表わしている。


(B) Framing Routine

μPG では、μO を組み合わせて μI を作成してゆく過程で、図4のように、FRAME とよぶ領域を用いる。Frame Number (FN) として順に番号付けられた FRAME の各行は、1 つの μI に対応しており、Box とよぶ μI の Field に応じて区切られた領域と、種々の情報を格納する領域から成っている。この FRAME に μO を書き込むことを、以下、Framing とよぶ。

Framing Routine の入力は、generate された (MN, UV, DV) の組であり。

| FN | box1 | ... | box32 | UV | DV | branch | ... |
|----|------|-----|-------|----|----|--------|-----|
| 1 | | | | | | | |
| 2 | | | | | | | |
| ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ | ⋮ |


(図4) FRAME



(図5) PSR の流れ図

UV, DVには、値が参照されるタイミング、更新されるタイミングが、それぞれ付加されている。

1つのμIに於て並列にいくつかのμOが実行される可能性を利用し、Framing Routineは、μOを組み合わせて、より少ない数のμIを構成する。この最適化は、両立条件と挿入条件とよぶ次に述べる2つの条件を判定して行なう。



*) FP: μO が既に書き込まれている
Frame 行のうち FN が最大のものの FN

(図6) FR の流れ図

(ii) 両立条件

既に FRAME に配置されている $\mu\bar{0}$ に対し、新たに Framing しようとする $\mu\bar{0}$ が、実行順序に関して矛盾を起こさないことを検証するものである。これは、既に Framing された $\mu\bar{0}$ の UV, DV と、新たに Framing する $\mu\bar{0}$ の UV, DV に対して、そのタイミングをも考慮して判定する。

ある μI に於て、既にある (UV, DV) と、新たに (uv, dv) が両立できないとは、次のいずれかの場合をいう。

- ① uv と同じ variable が DV にあり、uv のタイミングが DV のタイミングより早い場合
- ② dv と同じ variable が UV にあり、UV のタイミングが dv のタイミングより遅い場合
- ③ dv と同じ variable が DV にあり、DV のタイミングが dv のタイミングより遅い場合

(iii) 挿入条件

$\mu\bar{0}$ が、既に FRAME にある $\mu\bar{0}$ のために、同一の μI 内で同時に実行できない場合、挿入条件が満たされないと。これは、 μI の同一の Field で、排他的な 2 つの $\mu\bar{0}$ を行はせようとした場合など、ハードウェアの制約によるものである。

Framing Routine は、Phase 3 で得たセグメントの区切りを利用して、各セグメント内で既に Framing した $\mu\bar{0}$ に対し、両立条件と挿入条件を満たす最も小さい FN の μI に $\mu\bar{0}$ を Framing する。この流れ図を図 6 に示す。

Framing される $\mu\bar{0}$ や UV, DV は、Framing Routine を呼び出す際の再試行を可能にするために、個々に Erase Control Flag を持ち、いくつかの (MN, UV, DV) の組の選択が必要な場合、この Flag を利用することにより、Framing を行なう以前の状態に FRAME を復帰させることができる。

3.2.2 generation

quadruple である動作が指定されたとき、この動作を行なうのに必要な $\mu\bar{0}$ を MDT 中のテーブルから、マシンに独立なアルゴリズムで取り出す。更に generate された (MN, UV, DV) を Framing することにより、 μI を構成し、可能な generation の中で、最小の μI に構成される (MN, UV, DV) の組を決定する。

同一の quadruple に対して、複数個の (MN, UV, DV) の組み合わせを生じるのは次のようないふる。

- (i) MDS に於て、同一の operator の記述が複数回行はわれた場合。これは複数個の ALU が存在する場合等に起る。
- (ii) operator が 2 項演算子であって、かつ ALU の 2 つの入力端子へ入力するデータを交換しても同一の結果が得られることが判明した場合。
- (iii) 転送を補って、テストあるいは Flip-Flop のセットを行なう際に、quadruple に指定されたテスト条件、あるいは Flip-Flop のセット条件に適合するものが MDT に複数個存在する場合。

次に、具体例に沿って generation の過程を説明する。

- (a) SPM0 (X"19") \Rightarrow U

図 7 に generate された (MN, UV, DV) を示す。

U3 は、X"19" を SPM0 のアドレス・レジスタ SPAR にセットする。

| MN | UV | DV |
|-------------|----|----------------|
| U3 | 0 | *019'00:31' T2 |
| <SP> | 0 | |
| SPA | 0 | |
| NOP@SPA@NAB | 0 | |
| UI | 0 | |

(図7) スクラッチ・パッド・メモリからレジスタUへの転送

<SP>は、SPM0の読み出しを行なうためのμ0である。SPA, NOP@SPA@NAB, UIは、PSRの出力で、SPM0のデータ・レジスタSPMRからALUA, BUSAを経て、レジスタUへの転送を行なう。この読み出しと転送によつて、値が参照される変数は、タイミングT2でSPM0(X"19")'0:31'であるが、これを*019'00:31'と略記する。また、値が更新される変数は、レジスタUで、タイミングがTAである。タイミングTAは、レジスタUへの転送のためのμ0(UI)の属するField(BA)が実行されるタイミングである。

(b) U <+C> SPM0 (X"11") ⇒ U

<+C>は、OPTから、UとSPM0(X"11")の2つのオペランドを、ALUの、どちらの入力端子から入力しても同一の結果が得られることが分るから、図8と図9の通りのgenerationが行なわれる。<+C>に対するALUの入力端子はALUAとALUBであり、ALUを制御するμ0は、DB, ¬C1@¬C2@¬C4である。図8の場合、まずUからALUAへの転送を行なうこととする。この際、pathの途中でavailable register SPM0(X"39")を経由し、演算はSPM0(X"39")とSPM0(X"11")の間で行なわれることになる。U, NAB, U7, <SP>までが、available registerへの転送、U1からDB, ¬C1@¬C2@¬C4までがSPM0(X"39")とSPM0(X"11")とを、それぞれ読み出して演算するためのμ0である。これらをFramingすると、U1とU7が同一のFieldに属するため、挿入条件を満足せずFramingが失敗となる。一方図9は、UからALUB, SPM0(X"11")からはALUAへの転送を試みた場合でFramingまで行なえる。結局図9が選択され、これ

| MN | UV | DV |
|-----------------|----|----------------|
| U | 0 | U '00:31' T5 |
| NAB | 0 | |
| NOP@NAA@NAB | 0 | |
| SPI | 0 | |
| U7 | 0 | |
| <SP> | 0 | |
| U1 | 0 | *011'00:31' T2 |
| <SP> | 0 | *039'00:31' T2 |
| SBB | 0 | |
| NAB | 0 | |
| U7 | 0 | |
| <SP> | 0 | |
| SPA | 0 | |
| DB, ¬C1@¬C2@¬C4 | 0 | SC '01:01' T8 |

(図8) レジスタUとスクラッチ・パッド・メモリとの演算 - 1

| MN | UV | DV |
|----------------|----|----------------|
| U1 | 0 | *011'00:31' T2 |
| <SP> | 0 | U '00:31' T5 |
| SPA | 0 | |
| U | 0 | |
| NAB | 0 | |
| DB,¬C1@¬C2@¬C4 | 0 | |

(図9) レジスタUとスクラッチ・パッド・メモリとの演算 - 2

| MN | UV | DV |
|----------------|----|----------------|
| U1 | 0 | *011'00:31' T2 |
| <SP> | 0 | U '00:31' T5 |
| SPA | 0 | |
| U | 0 | |
| NAB | 0 | |
| DB,¬C1@¬C2@¬C4 | 0 | |
| UI | 0 | |

(図10) 遷移された (MN, UV, DV)

にレジスタUへの転送を付け加えて図10となる。

(C) SC'0' = B"0" の判定

VTに付属する Testable Condition Table (TCT) を検索し、テスト条件に適合する $\mu\bar{0}$ として SC0 を、UVとして SC'0' < T3 > を generate する。結果を、図11に示す。

(D) カウンタGのデクリメント

VTに付属する Counter Control Table (CCT) を検索し、MNとして DG1, UV, DVとして G'0:7' < T9 > を generate する。結果を図12に示す。

generation の結果を framing した時の FRAME の内容の一部を図13に示す。

| MN | UV | DV |
|-----|----|---------------|
| SC0 | 0 | SC '00:00' T3 |

(図11) フリップ・フロップSCのテスト

| MN | UV | DV |
|-----|----|--------------|
| DG1 | 0 | G '00:07' T9 |

(図12) カウンタGのデクリメント

4. μI の書体付け — Phase 5

Phase 5では、以下の3つの処理を行なっている。

(i) Phase 4 から出力される FRAME に対し、アドレス付けを行なう。.

(ii) 分岐のために必要な $\mu\bar{0}$ の generation と Framing を行なう。

(iii) コンパイラの最終的な出力として、FRAME に作成した μP をビットパッケージの形で磁気テープ MPOLI に書き込む。

μP 制御方式計算機での次の μI アドレスの生成法を分類すると次のようになる。

MICROPROGRAM GENERATOR (VER-001)

** FN=0001 **

*** MNEM. ***

| | | |
|------------|-------------|-------------|
| BB * | AA SPA 00 * | AB NAB 00 * |
| BA GI 00 * | OP NOP 00 * | SP U2 00 * |
| EX * | TS * | CL * |
| JA * | MM * | TP * |
| I * | | |

*** SN = 00000001 *** BTYPE = *** BTABP = 00000000
*** QN = 00000001
*** UV ***
 *0 001F T2 00 &
*** DV ***
 G 0007 TA 00 &

GENERATED MICROINSTRUCTION LISTING

(図13) FRAMEの内容

- (i) μ I の Field のビットパターンをセットする
- (ii) アドレス・レジスタの一部をインクリメントする
- (iii) wired logic により、一定の値をセットする
- (iv) ある variable の値をセットする
- (v) テストの成立、不成立の結果をセットする
- (vi) アドレス・スタックによる

これらの生成法は、AGSに記述される。

また、Phase 2の出力 quadruple のうち分岐に関するものは、次のようにある。(が、こ内は、quadruple 中の分岐のタイプを表わすキャラクタに対応する。

- (i) variable の値による間接分岐 (BR)
- (ii) テストの成立、不成立による条件分岐 (BCT, BCE, BMC)
- (iii) 無条件分岐 (B)
- (iv) micro-subroutine への分岐 (BP)
- (v) micro-subroutine からの戻り (ORP)

分岐のタイプとアドレス生成法の間には、一定の対応関係がある。Phase 5では、この対応関係をもとに、各FRAMEから分岐可能な番地を求め、これをもとに、FRAMEへの番地付けを行なっている。

μ PG のオブジェクト・リストティングを付録図2に示す。MPOLI に作成された μ P は、シミュレータへの入力、または、制御記憶へのローダの入力となる。

6. おわりに

現在、システムは一応の完成を見、我々は、種々の入力データにより、残されたバグの確認、あるいは、より使い易いシステムへの改良を試みている。システムはアセンブリ言語を用いて作成し、プロセラム全体の大きさは約38万バイトで、これをオーバレイにより、最大所要メモリ14万バイトとしている。また、作成には約6人年を要した。今後、システムの評価を行なう予定である。

謝辞 システムの作成に協力戴いた碇谷幸夫、高橋訓の両氏に感謝する。また、日頃御機動戴く京都大学渡辺勝正助教授、並びに、電気通信大学有山正寿教授、武井健三教授に深謝する。

参考文献

- 1) 馬場敬信、萩原宏：マイクロプログラム・ジェネレータ、情報処理学会計算機設計自動化研究会資料 73-8, 1973

MICROPROGRAM GENERATOR (VER-001)

LINE-NO.

SOURCE LISTING

```

ST-NO.      SOURCE STATEMENT
00001      *** SAMPLE ADDS " MULTIPLICATION "
00002      1      AVAIL SPM0(X"39") ;
00003      2      EXTRN ALG FND(X"A20") ;
00004      3      *** SPM0(X"10") : MULTIPLIER
00005      4      *** SPM0(X"11") : MULTIPLICAND
00006      5      ALG MULT(X"A50") ;
00007      6      G:=SPM0(X"18"),24:31 ;
00008      7      U:=SPM0(X"19") ;
00009      8      L:=SPM0(X"19") ;
00010      9      L0:   SPM0(X"10") :=<SPLA>SPM0(X"10") ;
00011      10     IF SC'0'=FB'0" THEN GOTO L1 ;
00012      11     U:=U<+C>SPM0(X"11") ;
00013      12     L1:   L=<SPLA>L ;
00014      13     U:=<SPLA>U ;
00015      14     IF SC'0'=B'0" THEN GOTO L2 ;
00016      15     L:=L<+C>SPM0(X"30") ;
00017      16     L2:   >G ;
00018      17     IF C=X"0" THEN GOTO L0 ;
00019      18     SPM0(X"10") :=U ;
00020      19     SPM0(X"11") :=L ;
00021      20     GOTO END ;
00022      21     GLA;

```

付録図1 Source Listing

75-10-29

| ADDRESS | FRAME-NO. | MICROPROGRAM GENERATOR (VER-001) | | OBJECT LISTING | | DATE: 10-29-75 | | | | | | | |
|---------|-----------|----------------------------------|-----|----------------|-----|----------------|-----|-----|-----|-----|-----|-----|-----|
| | | BB | AA | SP | OP | EX | CL | P1 | TS | JA | TP | MM | I |
| 0A00 | 0002 | (6) | (3) | (5) | (5) | (5) | (7) | (1) | (7) | (1) | (3) | (2) | (1) |
| 0A01 | 0003 | 00 | 0 | 01 | 13 | 00 | 00 | 0 | 28 | 01 | 0 | 0 | 0 |
| 0A02 | 0004 | 00 | 0 | 02 | 13 | 00 | 00 | 0 | 28 | 02 | 0 | 0 | 0 |
| 0A03 | 0005 | 00 | 0 | 04 | 14 | 10 | 11 | 00 | 28 | 03 | 0 | 0 | 1 |
| 0A04 | 0006 | 08 | 0 | 04 | 01 | 11 | 0A | 00 | 00 | 27 | 05 | 1 | 0 |
| 0A05 | 0007 | 09 | 0 | 04 | 17 | 00 | 00 | 0 | 28 | 05 | 0 | 0 | 1 |
| 0A06 | 0008 | 00 | 0 | 04 | 02 | 17 | 11 | 00 | 00 | 28 | 06 | 0 | 0 |
| 0A07 | 0009 | 08 | 0 | 04 | 14 | 17 | 00 | 00 | 00 | 27 | 05 | 0 | 0 |
| 0A08 | 000A | 00 | 0 | 04 | 01 | 17 | 11 | 00 | 00 | 28 | 09 | 0 | 0 |
| 0A09 | 000B | 00 | 0 | 04 | 00 | 00 | 00 | 00 | 00 | 27 | 0B | 1 | 0 |
| 0A0A | 000C | 09 | 0 | 04 | 02 | 14 | 0A | 00 | 00 | 28 | 0B | 0 | 0 |
| 0A0B | 000D | 00 | 0 | 04 | 00 | 00 | 00 | 00 | 0F | 1 | 28 | 0C | 0 |
| 0A0C | 000E | 00 | 0 | 04 | 00 | 00 | 00 | 00 | 00 | 16 | 02 | 1 | 0 |
| 0A0D | 000F | 08 | 0 | 04 | 10 | 00 | 00 | 00 | 00 | 28 | 0E | 0 | 0 |
| 0A0E | 0010 | 09 | 0 | 04 | 11 | 00 | 00 | 00 | 00 | 28 | 0B | 0 | 0 |
| 0A0F | 0001 | 00 | 0 | 04 | 12 | 00 | 00 | 00 | 00 | 28 | 00 | 0 | 0 |

付録図2 Object Listing

** OBJECT LISTING END **