

"LSIパターン設計システムにおける自動配線経路決定の一手法"

升戸幸彦 石井真 小山正弘 三木克之 井上隆秀
(ソニー株式会社 半導体事業部)

1. はじめに

最近のICの集積規模は、LSIからVLSIへと飛躍的に増加しつつあり、これに対処すべく設計の省力化・自動化が提案され、システムの構築が急がれていな。これらのシステムの機能目標として、

- (1) 設計精度と確度の向上。
- (2) 設計ターン・アラウンド・タイムの減少。
- (3) 人手主体では、処理不可能な規模の設計。

などが上げられている。

上記の目標に沿ったLSIパターン設計システムを開発中であるが、本文では同システムの自動配線処理の1機能である、グローバル配線経路算出の手順について報告する。

2. スペースチャネル法と グローバル・ルーター

本文で対象とするレイアウトは、機能毎にモジュール化され、Fig.1に示すように、任意寸法の矩形群で表わされる。図のモジュール間を結ぶ配線ネット割当て手法として、迷路法、線分法、スペースチャネル法などが考えられる。筆者らは、本手順に先行して、任意のモジュール配置に対応して、配線チャネルが構成できることを前提として[1]、スペース・チャネル法を採用し、その配線経路決定(チャネル割当; グローバル・ルーター)に適し

た効率的で柔軟性のある手順を開発した。

スペースチャネル法は、

- (1) 任意のモジュール配置に対する配線路(チャネル)の作成。
- (2) 各モジュールに属するピンのチャネルへの投影。
- (3) 投影ピンをオットゴヒにチャネルに割付。
- (4) チャネル割当の済んだネットのトラック割付。

の4段階で構成され、段階3がグローバル・ルーティングであり、この段階で各々のオットの経路が決定される。




Fig.1 図 モジュールとチャネルグラフ

Fig.1 図では、A, B, C, D の4モジュールと、各モジュールに属しているピン $P_1 \sim P_4$ が、チャネルに投影されて投影ピン $P'_1 \sim P'_4$ となっている。

グローバル・ルーターはこの条件下で、重み付距離最短になる様に、各投影ピン間の配線経路を決定する。

配線路決定のアルゴリズムとしては、従来、Dijkstra や Lee のアルゴリズム [2], [3], [4] が利用さ

れてきたが、これらアルゴリズムは、基本的にFrom-Toピンペア(FTペア)2対間のルートを求めるものでマルチノードネットに適用するためには、FTペア分解アルゴリズムと手順を必要とした。

本手順では、マルチノードネットに対して探索木のテリトリイという概念を導入し、チャオルグラフ上にノード数に対応する複数個の部分木を張り、これらを逐次拡張することによって各ノード間を最短距離で結んでいく。

このため、FTペア分解は不要となり、配線長は最短スタイル木の配線長の高々2倍を超えない擬似最短配線になつてゐる[5]。又、配線路決定に要する手数は、チャオルグラフの頂点数をNとするとき $O(N^2)$ で示され、充分実用的と言える。

3. 配線経路の決定手順

前処理として、マップ上の幾何学的情報をチャオルグラフ $G = (V, E)$ で表現する。ここで $V = V_c \cup V_p$ であり、 V_c はチャオルの交点、 V_p はピンのチャオルへの投影である。


V_p を根(root)とし、経路探索のためチャオルグラフ上に張られた部分グラフの木を探索木と称する。さらに各探索木の覆う範囲をその木のテリトリーと呼ぶ。他の探索木の頂点と識別するため、同一の探索木に属する頂点には、同一のテリトリーナンバーを与える。又、探索木の頂点を第2図に示すように3タイプにわける。

根：モジュールピンのチャオルへの投影。

幹：根以外の、子を持つ頂点。

葉：探索木の先端。子を持たない頂点。

第2図では、 V_1 が根、 $V_2 \sim 5$ が幹、 $V_6 \sim 11$ が葉である。又、探索木は重み付の辺を持ち辺 (v_a, v_b) の値 dab を $dab = d(v_a, v_b)$ で示す。



第2図 探索木

同様にして、各頂点はその深さに相当したコストを有し、 V_7 のコスト $C(V_7)$ は、

$$\begin{aligned} C(V_7) &= d(V_1, V_2) + d(V_2, V_3) + \\ &\quad d(V_3, V_7) \\ &= C(V_3) + d(V_3, V_7) \end{aligned}$$

となる。又、根のコストはZEROで $C(V_1) = 0$ である。

探索木の拡張の際に、ルートの逆トレースや最短ルート発見のために、頂点名、タイプ、コスト、親の頂点、テリトリーノなどから成る探索リストを作成する。ルート探索のため、探索リストに投影ピンを根として登録し、各々の根にユニークなテリトリーノを与える。次にこれらの根に隣接する頂点を葉として、リストに登録しコストを計算する。全ての葉のうちで最小のコストを持つもののタイプを幹に変更し、その幹に隣接する頂点を葉として登録し、コストを計算する。これを繰り返すことによって、夫々の探索木が拡張し、やがて木の幹同士が接触する。

接触した二本の木の根の間に最短ルート(後述)を張り、ルート上の頂点のタイプを全て根に変更し、二本の木の頂点のテリトリーノを統合する。

この手順を全ての探索木が連結されるまで繰り返す。今ネットに属するピン

が K ヶの場合、 $K-1$ 回の接触で全ての木が連結される。この手順をまとめ表 3-1 に示す。

表 3-1 アルゴリズム A


- <Step 1> 同一シグナルネットに属する頂点を根として、探索リストに登録する。
- <Step 2> 新しい根又は幹と隣接関係にある頂点を葉として探索リストに登録し、コストを計算する。
- <Step 3> 最小のコストを持つ葉を幹として、この幹が他の幹と接触していれば Step 4へ。
他は Step 2へ。
- <Step 4> 幹が接触しているのが自分の木であれば、その幹をリストより削除し Step 3へ。
その他は、接触した木を連結して新らしいトリトリの木とし、最短ルート上の頂点のタップを根に変更する。
- <Step 5> 連結回数が $K-1$ ならルーティング完了。
他は、Step 2へ。

4. 2 実際最短ルート

アルゴリズム A による複数個の根より、同時にスタートした探索木が最初に接触した幹を通るルートは必ずしもそれら 2 つの根の間の最短ルートとはならない。次に最短ルートを求める手順を述べる。

オ 3 図の様に、 V_1, V_2 より拡張した探索木の幹が V_3 で接触した時、 V_3 を通るルートと、これと比較のためにそれぞれの木に属する任意の幹を V_4, V_5 とし、更に、ティエラグラフ上の任意の頂点 V_x を選び、この V_x を通る $V_1 \rightarrow V_4 \rightarrow V_x \rightarrow V_5 \rightarrow V_2$ のルートと V_3 を通るルート

を考察する(オ 3 図)。



オ 3 図 探索ルート

いす、2 頂点 V_A, V_B 間の距離を $d(V_A, V_B)$ で表わす。

さて、オ 3 図に於て、

4. 1 V_x が V_1, V_2 のいずれかの子ツリーにも属さない場合。

$$d_1 = d(V_1, V_3)$$

$$d_2 = d(V_2, V_3)$$

$$d_3 = d(V_1, V_x) = d_5 + d(V_4, V_x) \quad \dots \quad (4.1)$$

$$d_4 = d(V_2, V_x) = d_6 + d(V_5, V_x) \quad \dots \quad (4.2)$$

であり、アルゴリズム A より

$$d_1 < d_3, \quad d_2 < d_4$$

従って、 $d_1 + d_2 < d_3 + d_4 \dots (4.3)$
となる。

4. 2 V_x が V_4, V_5 と隣接関係にある場合。

この場合は、 V_x は V_4, V_5 の葉となりから式 (4.3) が成立つことは容易に分る。従って 4. 1 と 4. 2 の場合は、 V_x を通るルート $V_1 \rightarrow V_4 \rightarrow V_x \rightarrow V_5 \rightarrow V_2$ は $V_1 \rightarrow V_3 \rightarrow V_2$ のルートよりも長く、 V_1, V_2 間の最短ルートとはならない。

4. 3 4. 2 で $V_x = V_5$ の場合。

この場合、 V_4 と V_5 に隣接関係が生じ、 V_4 は V_5 の葉 V_5 は V_4 の葉となっている。

(4.1) と (4.2) で $V_x = V_5$ と置い
て、 $d_3 + d_4 = d_5 + d_6 + d(V_4, V_5) +$

$$d(V_5, V_5), d(V_5, V_5) = 0 \text{ だから}$$

$$d_3 + d_4 = d_5 + d_6 + d_7 \quad \dots \quad (4.4)$$

又アルゴリズムAより

$$d_1 < d_5 + d_7$$

$$d_2 < d_6 + d_7$$

$$d_1 + d_2 < d_5 + d_6 + 2d_7$$

(4.4)より

$$d_1 + d_2 < d_3 + d_4 + d_7$$

となり $d_3 + d_4$ に注目すると、

$$d_1 + d_2 - d_7 < d_3 + d_4 (< d_1 + d_2)$$

なる場合が生ずる。

従って、この場合 $V_1 \rightarrow V_2$ の最短ルート長 d_{min} は

$$d_{min} = \min(d_1 + d_2, d_5 + d_6 + d_7) \quad \dots \quad (4.5)$$


と書ける。

4.4 次に V_x が V_1, V_2 のティリトリ内の V_A, V_B 以外の幹である場合。

最短ルートに繋がらないことは明らかである。

以上の考察より、アルゴリズムAの手順で2頂点 V_A, V_B より拡張したティリトリの内部の頂点の集合をBとする(第4図)。又、Bの部分集合Aを V_A の幹 $\cap V_B$ の幹を0のとき、

$A \equiv V_A$ の頂点 $\cap V_B$ の幹と定義すると、 $V_A \rightarrow V_B$ の最短ルートは、 $\min(C(V)_{from V_A} + C(V)_{from V_B})$, $V \in A$ なる頂点Vを通る。



第4図 探索領域

5. その他の手法

5.1 ベンド・ペナルティ


アルゴリズムAによって、ルート探索を行うと迷路法と同じにジグザグ経路を作りやすい。屈曲点は、配線チャネルの効率的利用をさまたげ、スルホールやクロスオーバーを増加させる傾向があり、極力これを避けることが望ましい。

従って、探索しているルートが折れ曲る場合には(即ち、幹の成長方向とその葉の成長方向が異なる時)には、ベンド・ペナルティをその距離に加える(第5図)。ベンド・ペナルティを β (> 1)とおくと、葉 V_C, V_D のコストは次々

$$C(V_D) = C(V_B) + d(V_B, V_D) * \beta$$

$$C(V_C) = C(V_B) + d(V_B, V_C)$$

となる。



第5図 ベンド・ペナルティ

5.2 フレーミング

探索不の探索方向は、出来た文目的とするルートが存在するであろう方向に限定した方が探索結果が良い。このために、種々の手法が知られていて、探索範囲を完全に限定してしまうと、配線不可能な場合が生じる恐れがある。

このためここでは、1つのシグナルネットに属する投影ピンのX-Y座標の算術平均を取り、これをこのネットの重心 $G(x_0, y_0)$ とし、重心方向に成長する葉について、ゲイン $d(<1)$ を与えるようにしている(第6図)。




図6 図 重心方向のゲイン

V_B, V_C, V_D のコストは

$$\begin{aligned} C(V_B) &= C(V_A) + d(V_A, V_B) * d \\ C(V_C) &= C(V_A) + d(V_A, V_C) * d \\ C(V_D) &= C(V_A) + d(V_A, V_D) \end{aligned}$$

となる。

6. 特殊ピンの取扱い

6.1 スルーピン(電気的等価ピン)

図7 図に論理的等価ピン(等価ピン)(7a)と電気的等価ピン(スルーピン)(7b)を示す。




図7a 図 等価ピン 図7b 図 スルーピン

図7a 図のピン A, B, C は等価ピンで、このピンの間では配線の交換が可能。ただし、グローバル・ルーターでは、等価ピンに対しては特別な処理を行っていない。図7b 図のピン(A, E), (F, G)はいずれか一方のピンを用いるか、又は、 $A \leftrightarrow E$, $F \leftrightarrow G$ を配線の一部として利用することも出来る。このようなスルーピンの取扱いは、探索リストに根として登録する際に、等価など同じティリトリ No を与え、ルーティ

ング完了までの接触要求回数を減らすことによって解決される。

6.2 バス・ライン

いくつガのシグナルが束ねられて、いわゆるバス・ラインを形成している場合、これらのシグナルを同じルートで並行に配線することが望ましいことがある。複数ネットを並行配列として取り扱うために、バス・ラインに属する全ての投影ピンをまとめて、またかも1つのシグナルネットに属するピンの様にみなし、グローバル・ルーティングを行う。このルートの完成後再び各ネットに分解すると、個々のネットの配線は同じ経路を通り、バス・ラインの並行性は達成される。

バス・ラインの分解手順は、グローバル・ルーターによる経路割当の結果がバスを示す From-To の頂点ペアとして、テーブル化されているので、このテーブル上で各頂点の次数を調べる。次数 = 1 の頂点は、ネットの端の頂点である。

次に、分解しようとしているシグナル・ネットに属するピン以外で、次数 = 1 の頂点を持つバスをバスネットより取り去ったものが、このシグナルネットのバス・ラインとなる。

7. 実験結果

以上に述べた手順によりグローバル・ルーターの実行結果を、表7-1, 図8~10 図に示す。このサブ・プログラムは、FORTRAN で約 500 ステップである。

使用計算機は、DEC VAX 11/780 である。尚、図8, 9 の実線は参考のために人手により試みられた配線と、本手法による配線結果(太実線)の異なる部分を示す。

例題	モジュール数	チャネル数	ネット数	ピン数	CPU Time	回
A	100	293	1	10	1.6 sec.	8
B	100	293	1	10	0.8	9
C	44	163	206	587	13.5	10

表7-1 ルーティング結果

8. おわり

本文では、スペース・チャネル法に於るグローバル・ルーティングの効率の良い手法と、そのバス・ラインやスルーピンへの応用を提案した。

本手法の配線は、その性質上チャネルに制約された最小 spanning の木といえる。

以後に、この手法に「[△]面積縮小」のため、クリティカル・チャネルの配線混雑度の緩和などを加え[6]、より強力なものにしてゆく考えである。

最後に、日頃御指導御援助頂く
中村事業部長、高橋設計部長に感謝致
します。

<参考文献>


[1] 井上他：“LSIレイアウト設計に於る配線チャネル構成の一手法”
電子通信学会 回路ヒシステム
研究会発表予定 1980年12月

[2] Dijkstra, E. W. "A Note on
two problems in connexion
with graph theory"
Numerische Mathematik, 1, 1959.
pp. 269~271


[3] Lee, C. Y., "An Algorithm for
path connections and its

"Applications"
IRE. Trans. of Electronic
Computers.
Vol. EC-10, 1961, pp 346~365


- [4] Rubin, F., "The Lee path Connection Algorithm"
IEEE Trans. on Computers.
Vol. C-23, No. 9, 1974.
pp. 907 ~ 914
- [5] 松山.他："スタイナー木問題
の近似解"
CST77-27, pp 51 ~ 57
- [6] 川西他："ビルディング・ブロック方式 LSI配線プログラムの一算法"
電子通信学会 回路ヒシステム
理論研究会資料 CT73-19.
pp 1 ~ 12, 1973



第8図 例題 A



第9図 例題 B



第10回 例題 C