

# LSIアートワーク情報の電気的接続検証システム - SIMPLE PALMS -

藤岡督也

岸本有豊

西口信行

高橋節夫

森邦雄

川西宏

(日本電気(株) 集積回路事業部)

1. はじめに

半導体集積回路の集積度（1チップ内の素子数）の向上はめざましく、ここ数年毎年2倍程度の割合で増加しており<sup>[1]</sup>、現在40万個を越えるものも出てきつづける<sup>[2]</sup>。このようなLSIの大規模化は、その設計過程に対する大きな影響を及ぼしており、計算機の助けを借りることが必要不可欠になっている。図1は、LSI設計の流れの例<sup>[3]</sup>を示したものであり、これらの各々の段階でその自動化がさまざま形で進められている。このときの計算機の使われ方は、次の2通りに分けることができる。

- (1) 与えられた仕様に従って、計算機が自動的に（設計者の代わりに）設計を行なう使われ方
- (2) 設計は人間が行なうが、その結果が正しいかどうかを計算機を用いて確認する使われ方

上記(1)は、設計の自動化(DA: Design Automation)と呼ばれ、設計における計算機の使われ方の理想であるが、現実にはまだまだ問題が多く、必ずしもすべての集積回路で実用化されているとは言い難い。一方、(2)は、計算機援用設計(CAD: Computer Aided Design)と呼ばれ、人手設計の結果が定められた規格、仕様に合っているかどうかを検証すること(ベリフィケーション)や、人手設計後実際にはそのものを作らず計算機上でその動作を模倣すること(シミュレーション)などがこれに含まれる。CADに関しては、設計の各段階において、いくつかの実用的なシステムが報告されている。

レイアウトアートワーク設計の検証は、図1の「ブロックレイアウト設計」、「チップレイアウト設計」、「アートワーク処理」の各部分で用いられている。これらの各部分において人手設計した場合、または、自動設計の結果を人手で修正した場合に、次に述べるような誤りが設計結果に混入する恐れがある。

- (1) 設計製造条件違反----最小素子寸法、最小素子間隔などに違反した誤り。
- (2) 論理的な接続違反----与えられた論理接続を実現してしない誤り、例えばオーブン、ショート、素子の欠落などの誤り。

これらのうちで、(1)に関しては、デザインルールチェックプログラム(DRCプログラム)がすでに実用的に使われている<sup>[4]</sup>。また、(2)に関しては、誤りの検出方法に例えば次のものがあり、それぞれ成果を上げてている。

アートワークデータから論理情報を復元した後、

- (i) あらかじめ与えられた論理接続情報と自動的に照合する方法<sup>[5]-[7]</sup>。
- (ii) 論理シミュレーションプログラムの入力データを自動作成し、論理シミュレーションを実行する方法<sup>[8]-[9]</sup>。
- (iii) 論理図面、回路図面をプロット出力し、設計者の目視検査にゆだねる方法<sup>[10]-[12]</sup>。

これらの各々には、次のような長所短点がある。(i)の場合、誤りがあればそ




図1. L S I 設計の流れ

の箇所をプログラムで特定できるという点で、最も精密な検証が可能であるが、そのためには、レイアウト図面上にブロック名の付与、端子名の付与などという付加作業が必要となる。(ii)の方法は、レイアウト図面上の付加作業は不要であるが、誤りの箇所の特定が困難であるという欠点がある。(iii)の方法は、設計者が目視検査を行なうので、回路が大規模になると実用的でなくなる。

本文では、アートワークデータの電気的接続関係の誤りを検出するシステム(SIMPLE PALMS)について述べる。

## 2. SIMPLE PALMSの概要

### 2.1. 特徴

本節では、SIMPLE PALMS のレイアウト設計における位置付けと特徴について述べる。

以前、筆者ら(の一部)は、レイアウト-論理自動照合システム:PALMSを発表した<sup>[1,2]</sup>。PALMSにおいては、誤接続ネットなどをレイアウト図面上にプロットできるので非常に有効な検証システムではあるが、自動的に照合する

ためには、レイアウト中のブロックに論理接続情報と同一のブロック名を付与しなければならない。

SIMPLE PALMSは、PALMSにおける検査項目を減らす代わりにブロック名の付与を全く不用にしたシステムである。 SIMPLE PALMSの用途としては、PALMSの前段階として実行する、レイアウト修正品種（以前に完成した品種で、性能向上、機能向上などのために一部分レイアウト変更したもの）に適用する、などがある。

SIMPLE PALMSにおける検査項目には、次のものがある。

- (1) 電源-グランド間のショート
- (2) 名前を付与した等電位集合間のオープンおよびショート
- (3) 1つの素子（トランジスタ等）にしか接続していない等電位
- (4) 電源もしくはグランドにショートしたゲートの等電位
- (5) すべてのトランジスタをオンしたときに、電源とグランドへのルートをもたない等電位
- (6) 独立配線および独立コントクト  
N-MOSトランジスタの場合；
- (7) 負荷トランジスタの方向違ひ
- (8) 複数の負荷トランジスタが接続している等電位（電源は別）
- (9) グランドに接続している負荷トランジスタ
- (10) プッシュプル・ゲートの検出  
C-MOSトランジスタの場合；
- (11) 接続関係の誤り
  - i) P型トランジスタがグランド側に接続しているもの
  - ii) N型トランジスタが電源側に接続しているもの
- (12) 相補性の検査

図乙に、レイアウト検証システムにおける SIMPLE PALMS の位置付けを示す。 図中のPARADISEは、レイアウト図より回路図面を復元するシステムであり、詳細については文献[12]を参照されたい。 図乙に示す如く、これら3つのシステムは、图形処理を共通に持っている。 图形処理の入力は、スタンダードアロンインタラクティブシステムが出力するアートワークデータである。 图形処理において、トランジスタの認識および等電位の追跡が行なわれ、その結果が等電位ファイルに出力される。 図乙の右側は、それ以後のPALMSの処理の流れを示す。 PALMSでは、等電位ファイルから論理を復元し、与えられた論理接続と照合することによって、誤りの箇所がプロット出力される。 図乙の左側がPARADISEの処理の流れである。 PARADISEにおいては、等電位ファイルから設計者が検証し易いような回路図面をプロット出力する。 図乙の中央が本文で述べる SIMPLE PALMS の処理の流れである。 等電位ファイル中の電気的な接続関係を検査し、誤りの箇所をプロット出力する。 また、設計者の指示によって、電源やグランドなどの图形情報をプロット出力することもできる。

以下に、SIMPLE PALMS の特徴を述べる。

- (1) チップ全体を一度に実行する。
- (2) 入力データは、配線上に名前を付与したアートワークデータだけである。
- (3) 配線名は、電源、グランドやクロックなどに極少数付与するだけでよい。




図2. レイアウト検証システム

- (4) 出力は、レイアウトのモニター図と1対1に対応することができる誤りの箇所を特定したプロット図である。
  - (5) 電源ヒグランドなどの图形情報をアウトラインしてプロット図に出力することができる。
- 次節より SIMPLE PALMS について述べる。

## 2.2. 図形処理

SIMPLE PALMS の図形処理では、与えられたアートワークデータより等電位な図形をひとまとめにして、図形全体を等電位な集合の集まりとして表わしていこう。ここでその処理の概略を述べる。

### 2.2.1. 問題の定式化

アートワークデータは、矩形、三角形、線分の形状とした基本図形  $u$  の集合  $U$  と考えられる。また、基本図形  $u$  は、次の4つのパラメータで表現できる。

$$u = (s_u, z_u, l_u, i_u)$$

ここで、 $s_u$ : 形状の区別(矩形、三角形、線分)

$z_u$ : 座標

$l_u$ : 層区別(ポリシリコン、拡散、アルミ、コントラクト)

$i_u$ : 図形の名称(ソース、ゲート、ドレイン等)

ここで解かれるべき問題は、次の2つである。

#### [トランジスタ認識問題]

$u, w \in U$  に対して

i)  $l_u$ : ポリシリコン

$l_w$ : 拡散

- ii)  $u$  が  $w$  を横切っているとき、 $w$  を  $u$  によって2つ以上の図形  $w_1, w_2$  に分割し、  
 $w_1$ : ソース、 $w_2$ : ドレイン。  
 $u$ : ゲートとせよ(図3参照)。

(定義)

(i)  $u, w \in U$  に対して、

$u \cap w \neq \emptyset$ かつ  $l_u = l_w$

または  $l_u$  もしくは  $l_w$  がコントラクト層のとき、 $u$  と  $w$  は接続しているといふ。

- (ii)  $u, w \in U$  に対して、領域  $u_0, u_1, \dots, u_n$  が存在して  $u = u_0, w = u_n, u_i$  と  $u_{i+1}$  ( $i = 0, \dots, n-1$ ) が接続しているとき、 $u$  と  $w$  は等電位であるといふ。

#### [等電位追跡問題]

$U$  を等電位な集合  $U_1, \dots, U_n$

に分割し、 $U = U_1 \oplus \dots \oplus U_n$  とせよ。

### 2.2.2. ページング法

Step 1:  $U$  の存在領域  $A$  をいくつかの部分領域(ページ)  
 $A_1, A_2, \dots, A_p$  に区分する。

Step 2: 未処理のページがあれば  $A_i$  として Step 3 へ、なければ終了。

Step 3:  $A_i$  内でトランジスタの




図3. トランジスタの認識




図4. 境界データの発生

認識問題を解く。

Step 4 :  $A_i$  内で等電位追跡問題を解く。

Step 5 :  $A_i$  のページ境界に接する基本图形に対して境界データを発生させ、他のページの等電位集合と  $A_i$  内の等電位集合を合体せらる（図 4 参照）。

Step 2 へ。

### 2.2.3. トランジスタ認識

図 3 のように、ポリシリコン图形  $U$  が拡散图形  $M$  を横切っているとき、 $U$  によって  $M$  を 2 つの图形  $W_1, W_2$  に分割し、それをトランジスタのソースヒドレン、 $U$  をトランジスタのゲートとして認識する。

### 2.2.4. 等電位追跡

ページ  $A_i$  に対するメモリマップ  $M_i$  を用意する。ページ  $A_i$  に属する基本图形  $U$  で、 $\alpha$  層に属するものと  $\alpha$  層と  $\beta$  層を結ぶコントラクト層に属するものを同じ  $M_i$  上に書き込む。2 つの图形  $U_1, U_2$  が  $M_i$  上の同じ位置に書かれた場合  $U_1, U_2$  は接続しているので、同一の等電位集合に入れられる。この処理をすべての層について行なえば、ページ  $A_i$  内のすべての等電位集合を得ることができる。

## 2.3. 電気的接続検査

图形処理における等電位追跡の結果得られた等電位ファイルは、各等電位毎に分かれしており、それぞれの等電位に含まれるべき图形情報およびそれに付与した名前がポイントで連結されて格納されている。SIMPLE PALMS は、この情報をもとにして等電位集合だけから判別できる電気的な接続関係を検査するシステムであり、検査方法は次のとおりである。

### (1) 電源 - グランド間のショート

同じ等電位集合内に電源とグランドに付与された名前が入っているかどうかを検査する。

### (2) 名前を付与した等電位集合間のオープンおよびショート

同じ等電位集合内に異なった名前があるとショート、別々の等電位集合に同じ名前が入っているヒーパンとする。

### (3) 1 つの素子にしか接続していない等電位

等電位集合内に 1 つしか素子が存在しないときに出力する。

### (4) 電源もしくはグランドにショートしたゲートの等電位

電源もしくはグランドの等電位集合にトランジスタのゲートが存在するとそれをすべて出力する。

### (5) すべてのトランジスタをオンしたときに、電源とグランドへのルートをもたない等電位

これは、論理を合成して行なっているわけではなく、電源に接続しているトランジスタから




図 5. 検査項目(5)の例

開始して各トランジスタをオンしながらソースとドレインの等電位集合を結び付ける処理を行なって、グランドへ達するルートがあるかどうかを判断している。例えば、図5の場合は、グランドへ接続するためのコンタクトを忘れてはいるために、グランドへのルートがなくなつた誤りの例である。

(6) 孤立配線および孤立コンタクト

等電位集合の中に配線情報もしくはコンタクト情報しかない場合に誤りとして出力する。

N-MOSトランジスタの場合；

(7) 負荷トランジスタの方向間違い

電源の等電位集合に負荷トランジスタのソースが存在するとそれをすべて出力する（負荷トランジスタは、あらかじめ登録したブロックのみ取扱える。登録ブロックのソース端子は、あらかじめ指定しておく。）。

(8) 複数の負荷トランジスタが接続している等電位

電源以外の等電位集合で、その中に複数の負荷トランジスタが入っているとそれらを出力する。

(9) グランドに接続している負荷トランジスタ

グランドの等電位集合に負荷トランジスタがあるときそれをすべて出力する。

(10) プッシュプル・ゲートの検出

電源の等電位集合に負荷トランジスタ以外のトランジスタが存在するときこれをすべて出力する。

C-MOSトランジスタの場合；

(11) 接続関係の誤り

i) P型トランジスタがグランド側に接続しているもの

ii) N型トランジスタが電源側

に接続しているもの

これらは、電源の等電位集合にN型トランジスタが、グランドの等電位集合にP型トランジスタがそれ接続している場合に誤りとして出力する。

(12) 相補性の検査

P型とN型のトランジスタがあら等電位集合から始めて、電源側とグランド側にあらトランジスタの接続関係からそれらを直並列グラフで表現する。この結果をもとにして、P側とN側の相補性の検査を行なう。

### 3. 実行結果

図6は、トランジスタ数を横軸にとて処理時間を両対数でプロットしたものである。この結果から、




図6. 処理時間

処理時間は、ほぼトランジスタ数に比例していことがある。

図7は、誤りのプロット出力の例である。誤りの種類は、プロット出力された誤りの層を分けることによって区別している。また、ある等電位が何らかの誤りとして検出されたときは、その等電位に含まれる图形をすべて出力している。こうすることによって、どんなに大きな等電位集合であっても一目で全体を見ることができ、結果の解析を非常に簡単に行なうことができる。

図8は、電源の等電位集合をアウトライン処理をしてプロット出したものである。この図面を見れば、電源(もしくはグランド)が本当に設計どおりに配線されているかどうか一目でわかり、検査を非常に簡単にすることができます。さらには、この結果を用いることによってDRCプログラムを実行する際に、電源やグランドを判別できるのでより詳細な設計規則の検査を実行することができる。

#### 4. あとがき

本文では、アートワークデータの電気的接続検証システム: SIMPLE PALMS の概要について述べた。本システムは、入出力関係の操作性の良さおよび出力結果の解析が非常に簡単であるということから、LSIアートワークデータの検証の有力な手段としてその実用性が実証され、現在多くの品種で用いられている。

残された問題としては、チップの大規模化への対応、階層検査などである。

#### 謝辞

本文をまとめに当って、有益な助言を戴いた関係上司の方々に深謝する。

#### 参考文献

- [1] 西出: LSIにおけるCAD, 計測と制御, 19, 5, P.54 (1980)
- [2] J.W. Bayers, et al : A 32b VLSI CPU Chip, Proc. ISSCC '81, P.104 (1981)
- [3] 可児: LSIのCAD, 電子通信学会誌, 61, 7, P.710 (1978)
- [4] D.Alexander : A Technology Independent Design Rule Checker, 3rd LUSA-Japan Computer Conf., P.412 (1978)
- [5] H.Kawanishi, et al : An Automatic Layout-Logic Verification Algorithm for VLSI, Proc. ECTC '80 (1980)
- [6] A.Kishimoto, et al: An Interconnection Check Algorithm for Mask Pattern, Proc. ISCAS, P.669 (1979)
- [7] 江口他: LSI接続チェックシステムIVS—機能概要と基本構成—, 信学会半導体・材料部門全大, 講演番号58 (1979)
- [8] 今藤他: マスクフレイアウトパターン逆変換システム: PALLEQ, 信学会全大, 講演番号404 (1979)
- [9] 河村他: 論理シミュレーションによるマスクパターンの自動検証(MACLOS), 信学会全大, 講演番号360 (1980)
- [10] 高島他: マスクパターン解析システムの回路図作成プログラム, 信学会全大, 講演番号402 (1979)

- [11] S.Yamada, et al: A Mask Pattern Analysis System for LSI (PAS-1),  
Proc. ISCAS, P.858 (1979)  
[12] 西口他: LSI 回路図復元アルゴリズム, 回路ヒシステム研究会, CAS80-75  
(1980)




図7. 誤りのプロット出力




図8. 電源のプロット出力