

コンパクトテスト法を用いたメモリの組込み検査法

広島大学 総合科学部 樹下 行三

1. はしがき

メモリ $4^m \times 4^n$ アの検査については多くの方法が提案されており、対象とする故障に因連して Galloping 法, Walking 法, Marching 法, Waltzing 法などがあり紹介してある[1]～[6]。これらは検査時間は、メモリのビット数を N とすると、 N が、 N^2 のオーダーとなる。メモリの記憶容量が増大するにつれて、その検査時間が長くなり、一つのメモリ $4^m \times 4^n$ アが試験機を占有する時間が長くなり、検査費用も増大という点で重要な問題となりつつある。これを避けるための方法として、検査機構をメモリの中に組み込む方法、即ち、組込み検査法が考えられる[7]。

一方、論理回路を簡単な検査する機構として、コンパクトテスト法が知られてある[8]。これは、被検査回路の出力を適当な関数で圧縮し、その値を基準値と比較して、回路の正否を判定しようとするものである。これは、組合せ回路の検査には有効であるが[8]～[13]、検査系列生成自身を別の方法で行なわなければならぬこと、また多出力の場合の扱いが効率的でないなどの問題がある。

これに対して、メモリはその内部機構が比較的単純であるので、コンパクトテストの手法を用いるのに適してある。検査用の入力系列も、論理回路の場合と違って、規則性の強い系列を用いることが出来、單純な圧縮関数でその正否を容易に判定することができる。検査系列生成部と圧縮関数及び判定機構をメモリ内に組み込むことによって、組込み検査を持つメモリを構成することができる。

本論文では、 $N = n \times n$ ビットのセルマトリックスメモリ $4^m \times 4^n$ アを対象とする。これを簡単にメモリ書く。また、故障としては、セルの縮退故障、 \overline{D}^m - \overline{D}^n 故障、隣接パターン依存故障[14]～[17]を対象とする。

2. セル故障と \overline{D}^m - \overline{D}^n 故障

定義 1：メモリにおけるセル故障とは、メモリセルの縮退故障をいう。即ちメモリセルの値が、他のセルに関係なく、固定的に 0 又は 1 となる故障である。

定義 2：メモリにおける \overline{D}^m - \overline{D}^n 故障とは、メモリ \overline{D}^m - \overline{D}^n におけるアドレスの誤選択をいう。アドレスの誤選択とは、

- 1) 一つのアドレス指定により、 \Rightarrow 以上のアドレスが選択される事。
- 2) 異なったアドレス指定で、一つのアドレスが選択される事。
- 3) どのアドレスも選択されない事。の起つてある事とをいう。

指定アドレスと選択アドレスの関係を図 1 のように表わし、これをアドレス対応グラフといふ。即ち、二の対応が一对一でないとき、 \overline{D}^m - \overline{D}^n 故障となつてある。

多重選択が行なわれたとき、書き込みにあつては、選択されたすべてのアドレスに \overline{D}^m - \overline{D}^n が書き込まれることとする。読み出しの時には、選択され

左複数個のアドレスの内容の論理積となるか論理和となるかの判定がであると仮定する。前者をAND型、後者をOR型読み出しがりうることにする。

メモリのアドレスを j (又は (i, j)) とするとき、 j ((i, j)) 番地に z を書き込み命令を $W_z(j)$ ($W_z(i, j)$) で、その読み出し命令を $R(j)$ ($R(i, j)$) で表すこととする。




図1 アドレス対応グラフ

検査系列は、書き込み命令と読み出し命令より成ると言える。書き込み命令の系列が検査入力系列、読み出し命令の系列が検査出力系列に対応する。コノペクトテストの手法を適用し、次のようにな検査可能性を定義する[8]。

定義3：メモリの検査系列を T 、その出力系列を R とする。圧縮関数 C を用いて、 $C(R)$ の値と基準値が異なるときには故障が存在すると判定するこれが出来るととき、メモリは検査系列 T と圧縮関数 C により検査可能である。

定義4：系列 R に対して圧縮関数 C_1 を次のように定義する。

$$C_1(R) = \sum_{j=0}^n r_j, \quad R = \prod_{i=0}^n r_i = r_0 r_1 \dots r_n.$$

補題1：メモリのセル故障は、圧縮関数 C_1 と検査系列 T_C により検査可能である。 \square

$$T_C = W_0 R_0 W_1 R_1 \dots$$

$$W_z = \prod_{j=0}^{N-1} W_z(j), \quad (z=0, 1)$$

$$R_0 = \prod_{j=0}^{N-1} R(j), \quad R_1 = \prod_{j=0}^{N-1} \overline{R(j)},$$

す、基準値は、 $C_1(R_0) = C_1(R_1) = 0$ である。
証明) 定義より明らかである。

定義5：次の系列を定義する。

$$U_i = W_0(0) \dots W_0(i-1) W_1(i) W_0(i+1) \dots W_0(N-1)$$

$$R_N = \prod_{j=0}^{N-1} R(j).$$

補題2：メモリの "コ-ダ" 故障は圧縮関数 C_1 と検査系列 T_d により検査可能である。 \square

$$T_d = \prod_{i=0}^{N-1} (U_i R_N).$$

す、基準値はオペレータの i に従う、
 $C_1(R_N) = 1$ となることである。

証明) "コ-ダ" 故障で、アドレスの無選択が起きたときには、その読み出しにはより故障の存在を知るこれが出来る。無選択が存在しないとすると、図2に示す形の対応をもつアドレスグラフが存在する。

まず AND型

	U_L	U_J
て考之る。 =	0	0
の時には、対	0	1
応線 "a" が最	0	0
も若"番地に	0	0
あるものにつ	0	0
"て考之る。	0	0
図2に示す系	1	0
列 U_J を書き	0	0
込み、それを		
読み出すと、す		
べてが 0 である		




図2 "コ-ダ" 故障の検出

3 系列と合り $C_1(R_N)$ は 1 でない。

OR 型の場合には、対応線 "b" が最も大きな着地になら場合を省く。図 2 に示す系列 L_L を書き込み、それを読み出すると、1 の数が 2^k 以上となり、 $C_1(R_N)$ の値は 1 でなくなる。

「さればしても、 L_L に対する読み出しの圧縮関数値は基準値と異なり、デコード故障は検出可能である。(証明終)

検査系列 T_d は、 L_L 中に各セルにつけて 0, 1 の書き込み、読み出しを含んでる。補題は、次の定理に拡張される。

定理 1：メモリのセル故障とデコード故障は、圧縮関数 C_1 と検査系列 T_d により検出可能である。基準値は、すべての i につき、 $C_i(R_N)$ が 1 となることである。

証明：補題 2 より、セル故障とデコード故障が共存する場合につけて証明すればよい。

この場合には、図 3 に示すように検出不可能な部分が存在する。検出不可能部の右側が他のと離れていたれば（矢頭部分）これは検出可能なものとなる。検出不可能部は、右側の数が左側より 1 多いので、不可能部を除いたアドレス対応アラートは、無差扱い含むか、図 2 の形を含むかのいずれかになる。この場合につけて、 L_L 中に縮退故障が存在しても検査可能であることは容易に示される。(証明終)

定義 6：検査系列に含まれる読み出し命令と書き込み命令の数で検査系列長を定義する。




図 3 検出不可能故障

系： T_d の検査系列長は $2 \cdot N^2$ である。

検査系列 T_d の生成部と圧縮関数 C_1 を用いた判定部に相当する付加論理回路は、図 4 に示すようになり、 $\log_2 N$ ビットカウントが 3 個、74"70 ロット 2^k 程度の付加で実現出来る。メモリのビット数 N に対して、付加的記憶ビット数は、約 $3 \log_2 N$ ビットであるから付加量の割合は、 $3 \log_2 N / N$ であるから、 N が大きくなれば十分に引き合つものと考えられる。例えば、64K bits で、付加量は 0.07% である。

検査系列長が $2 \cdot N^2$ であることより、検査実行時間はかなり長くなる。(しかし)これは、組込み検査としてメモリ 4 "7" 内に内蔵されてるので、特別の試験機を必要とせず、各 4"7" を同時に検査することができる出来、検査時間は、単に装置と出荷の内の遅い時間と 1 ビットにかかる。1 ビットが 1 ミリ秒時間の検査と 1 ビットは全く不可能ではないであろう。実用的には、1 インテストなどと組合せねばより効率的である。

しかし、メモリの読み書きのサインル時間は 100 ns とすれば、N が 1 M bits で、約 60 時間、16 M bits にすれば約 1 年となり、組込み検査としても实用性がなくなる。

次に、更に検査系列長を短くする方法について考察しよう。

定義 7：0(1) が n 個並んだ系列を $0^n(1^n)$ と書く。

$$X_k = (0^{2^k} 1^{2^k})^{N/(2^k+1)}, Y_k = (1^{2^k} 0^{2^k})^{N/(2^k+1)}$$

とする。ここで、N は 2^P の数であり、k は 0, 1, ..., $\log_2 N - 1$ の値とする。系列 X_k (Y_k) を k の順に 0 ~ N-1 着地に書き込む系列を $W(X_k)$ ($W(Y_k)$) と表わす。




図4 組込み検査機構

定理2：メモリのセル故障と“コ-ダ”故障は、検査系列 T_e によって検査することができる。 $\therefore T_e$

$$T_e = \prod_{k=0}^{\log_2 N-1} (W(X_k) R_N) \prod_{k=0}^{\log_2 N-1} (W(Y_k) R_N)$$

$$R_N = \prod_{i=0}^{N-1} R(i)$$

である。

証明）セル故障だけの場合には明らかである。まず“コ-ダ”故障だけの場合を考える。無選択アドレスが存在しないとすれば、図5に示す形のアドレス対応が存在する。

AND型の場合には丁目が最も左の看地と反るものを表す。 $Y = T$ 、丁看地に1、L看地に0を書き込み、それを読み出すと丁看地では0が

読み出される。

OR型の場合には、Lが最も大きい看地であるものを表す、丁看地に0、L看地に1を書き込む。それを読み出すと、丁看地の内容は1となり、最初に書き込んだ値と異なれる。




図5 “コ-ダ”故障の検出

検査系列 T_e の書き込み事例は、任意に異なる二つのアドレスに対して、それが0, 1かどり1, 0を書き込むようになつていい。

したがって、 T_e によって、任意の“コ-ダ”故障を検出することができる。

セル故障と“コ-ダ”故障が共存する場合には、定理1の証明で示したのと同様

に、検出不可能部を除いて考えると、図5の場合で複数故障の存在を考へみないとできる。この場合にも上の議論をそのまま適用出来、書き込みの値と読み出しの値が異なるものが存在する二つになる。したがって、入力系列と出力系列が等しくないという意味で検査可能となる。

(証明終り)

系： T_e の検査系列長は $4N \log_2 N + 7$ である。

検査入力系列、 X_k, Y_k は、規則性のある系列であり、それを簡単に構成する二つが出来ることは知られていい（図6）。例えば、 $N = 8$ の場合には次に示すようになつ。

$$\begin{aligned} X_1 &= 01010101 \\ X_2 &= 00110011 \\ X_3 &= 00001111 \\ Y_1 &= 10101010 \\ Y_2 &= 11001100 \\ Y_3 &= 11110000 \end{aligned}$$

しかし、読み出した系列が系列が二つの形であることを判定する簡単な圧縮関数は知られていない。したがって、二の場合には、入力系列と出力系列を直接比較する二つによつて検査を行う方法を利用する二つになる。検査系列の生成部は図6のように容易に実現され




図6 番列 Y_k の生成

るので、組込み検査として実現する二つは容易である。

コニパクトテストの手法を用ひ特長は、圧縮関数による判定が、基準値だけで行なえるので、入力側との同期性は少く問題となりないといふ。しかし、入力系列と出力系列を直接比較するには、同期又は記憶の機構が必要となる。

定理2の方法では、検査系列長は、 $4N \log_2 N$ であるから、かなり大きな N に対しても実現可能である。メモリのサイクル時間も 100 ns とて、 1 Mbit の場合で 8.4 sec. 、 16 Mbit で 16 sec. 程度であるから、組込み検査としては十分に実用的な値である。

3. 隣接パターン依存故障

この節では、隣接パターン依存故障に対するコンパクトテスト法を用ひた組込み検査の手法について考察する。

定義8：メモリの一つのセル (i, j) に対して、 $(i, j-1), (i, j+1), (i+1, j)$ $(i-1, j)$ なる4つのセルを (i, j) の隣接セルとする。隣接セルは (i, j) を加えて、1隣接セルとする。

定義9：セル (i, j) に書き込みを行ふとき、1隣接セルの値の影響で、正し”値が書けないか、その隣接セルの値が変えとて、この故障を1隣接パターン依存故障という。これを簡単に1-APS故障と書く。

1-APS故障は、セル (i, j) に対して、 $\frac{1}{4}$ の 1 隣接セルが可能なオペレータの値を取るようにして、セル (i, j) に 0 を書く場合と 1 を書く場合を尽せばよい。

ここで、これをオペレータセルはつけて解説せばよい。

したがって、次の検査系列 R_M によって 1-APS 故障は検査される。

補題3：メモリの 1-APS 故障は、検査系列 R_M によって検査される。

$$R_M = \prod_{i,j=0}^{n-1} \prod_{z=0}^1 \prod_{x=0}^{31} Pw(i, j; x) W_z(i, j) Pr(i, j)$$

$$= \tau,$$

$$Pw(i, j; x) = W_a(i, j-1) W_b(i-1, j) W_c(i, j+1)$$

$$W_d(i+1, j) W_e(i, j),$$

$$Pr(i, j) = R(i, j) R(i, j-1) R(i-1, j) R(i, j+1) R(i+1, j)$$

$$\text{であり。 } abcde \text{ は } X \text{ の 2進表示である。}$$

系：検査系列 R_M の長さは $704N$ である。

検査系列 R_M には、生成パターンに重複が含まれてないし、読み出し系列自身を圧縮関数を用ひようとする規則的なものではない。この点を考慮して R_M を改良して次の R_S を得る。

補題4：メモリの 1-APS 故障は、検査系列 R_S により検査される。

$$R_S = \prod_{x=0}^{31} \prod_{b=0}^1 [(U_1(AB)U_3(CD)U_2(aa)U_4(aa)U_2(bb)$$

$$U_4(bb)V_0V_1V_2V_3)(U_2(AB)U_4(CD)U_1(aa)U_3(aa)$$

$$U_1(bb)U_3(bb)V_0V_1V_2V_3)],$$

$= \tau$ 、 $ABCD$ はメモリの 2進表示であり、 U_j の値は、 $j=0, 1, 2, 3$ に対して次のようにならね。

$$u_j(AB) = u_j(AB) u_{j+4}(AB) \dots u_{j+n-4}(AB),$$

$$u_j(AB) = w_A(0,j) w_B(1,j+1) w_A(2,j+2) \dots$$

$$\dots w_A(n-2,j+n-2) w_B(n-1,j+n-1)$$

$$v_j = v_j v_{j+4} \dots v_{j+n-3},$$

$$v_j = \prod_{i=0}^{n-1} R(i, i+j).$$

証明) R_s の前半の [] 内の系列は、図 7 のようになつてゐる ($n=8$ の場合)。

1 たがつて、
ABCD の値
のすべての組合せに対して、位置 E に 0 と 1 の値を書きこめはよい。

後半の [] は、ABCD の位置と E の位置を交代したものである。

(たがつて、 R_s はおりそべりの位置に対して 1-APS 故障を検査することができる) (証明終了)

メモリセル							
A	E	C	E	A	C	E	
E	B	D	E	B	E	D	
C	E	A	E	C	E	A	
E	D	B	E	D	E	B	
A	E	C	E	A	C	E	
E	B	D	E	B	E	D	
C	E	A	E	C	E	A	
E	D	B	E	D	E	B	

図 7 検査系列 R_s

系: 検査系列 R_s の長さは $320N$ である。

この検査において読み出される出力系列は、正常な場合には、 0^{2P} , 1^{2P} , $(01)^P$, $(10)^{2P}$ の形である。従つて、出力系列がこの形であるかどうかを識別することはあり、1-APS 故障を検出することができる。

定義 10: $L(2P)$ を次の形の系列の集合とする。

$$L(2P) = [0^{2P}, 1^{2P}, (01)^P, (10)^{2P}].$$

定義 11: $L(2P)$ に属す正常出力が $L(2P)$ の他の系列に在るかうな 1-APS 故障を、

$L(2P)$ 故障といふことにす。

補題 5: R を長さ $2P$ の 2 進系列であるとする。 $R \in L(2P)$ であるための必要十分条件は、 $C_{23}(R) = 0$ であることを示す。 \square

$$C_{23}(R) = C_2(R) C_3(R),$$

$$C_2(R) = \sum_{i=2}^{2P} (r_{i-1} \oplus r_i),$$

$$C_3(R) = \sum_{i=2}^{2P} (r_{i-1} \oplus r_i \oplus 1).$$

である。

証明): $C_2(R) = 0$ であるための必要十分条件は、系列 I に変化がないことであるから、 R は 0^{2P} 又は 1^{2P} である。 $C_3(R) = 0$ であるための必要十分条件は、系列の中同じものが続かないことであるから、 R は $(01)^P$ 又は $(10)^P$ となることである。従つて、 $R \in L(2P)$ のための必要十分条件は $C_{23}(R) = 0$ となることである。 (証明終了)

定理 3: メモリの $L(2P)$ 故障がなし 1-APS 故障は、検査系列 R_s と圧縮関数 C_{23} により検査可能である。 C_{23} に対する基準値は V_j ($j=0, 1, 2, 3$) にて 0 である。

証明): 補題 4, 5 より 定義 10 より明らかである。 (証明終了)

更に、 $L(2P)$ 故障を見つけめる必要のあるときには、圧縮関数を追加する必要がある。

定義 12: 次の圧縮関数を定義する。

$$C_{6x}(R) = C_2(xR)$$

$$C_{7x}(R) = C_3(xR),$$

\square , X は 0, 1 の値をとる。

補題6: $R \in L(2^p)$ の 2進系列とすれどとき、次の関係が成立す。

$$R = 0^{2^p} \text{ if and only if } C_{60}(R) = 0,$$

$$R = 1^{2^p} \text{ if and only if } C_{61}(R) = 0,$$

$$R = (01)^p \text{ if and only if } C_{70}(R) = 0,$$

$$R = (10)^p \text{ if and only if } C_{71}(R) = 0.$$

証明) $C_{60}(R)$ は R の最初の値が 0 で、その後に変化がない時に限り R の値が 0 となる。 $C_{61}(R)$ は R の最初の値が 1 で、その後に変化がない時に限り R の値が 0 となる。 $C_{70}(R)$ は R の最初の値が 1 で、その後に変化がない時に限り R の値が 1 となる。 $C_{71}(R)$ は R の最初の値が 0 で、その後に変化がない時に限り R の値が 1 となる。
(証明終り)

定理4: \times モリの 1-APS 故障は、検査系列 R_S と圧縮関数 $C_{60}, C_{61}, C_{70}, C_{71}$ により検査可能である。

圧縮関数値の基準値はすべての D_j に対して 0 である。

証明) 定理 3 と補題 6 より明らかである。
(証明終り)

検査系列 R_S の書き込み系列は、その構成から分るようには、 $L(2^p)$ の系列の繰返しとなってゐる。したがって、検査系列生成部は、簡単な信号発生回路で構成することができる。

圧縮関数は、 $L(2^p)$ 故障を無視すれば "C₂₃" 、そうでなくとも "C_{6x}, C_{7x}" などでの "L" の回路は簡単に構成出来る。したがって、組込み検査として付加的なスルードラエアは少くはない。

4. むすび

以上、セルマトリックスメモリ \times モリについて、セル故障、"コータ"故障、隣接バーチャルアドレス故障に対する、それを検査する方法および組込み検査メモリとして実現する方法について考察し、比較的簡単に構成出来ることを示した。

本論文では、少しがれの故障に対する組込み検査について示したが、それを総合的に実現することは少しがれ困難では無いであろう。実際の実現については、検査回路についての耐故障性についても考慮する必要がある。

更に多くの仮定故障に適用出来るように拡張することは、より簡単な検査機構、より短い検査系列を求めるなど問題として残されてゐる。

終りに当つて、本考案について御討論いただいた、大阪大学工学部藤原秀雄博士に感謝する。

参考文献

- [1] W.G. Fee(Ed.): LSI Testing (Tutorial); Section 3, "Memory Testing," IEEE Catalog No.EHO 122-2, 1977.
- [2] W. Barraclough, A.C.L. Chiang and W. Sohl: "Techniques for Testing the Microprocessor Family," Proc. IEEE, Vol.64, No.6, June 1976.
- [3] J.M. Crafts: "Technique for Memory Testing," IEEE Computer, Vol.12, No.10, October 1979.
- [4] S.M. Thatte and J.A. Abraham: "Testing Semiconductor Random Access Memories," Proc. FTCS-7, 1977.
- [5] R. Nair, S.M. Thatte and J.A. Abraham: "Efficient Algorithm for Testing Semiconductor Random Access Memories," IEEE Trans. on Computers, Vol.C-27, No.6, June 1978.
- [6] 岸政七: "Waltzing Pattern を用いた IC メモリ素子試験" 電子通信学会論文誌, Vol.J60-D, No.12, Dec. 1977.

- [7] V.K. Agarwal and E. Cerny: "Store and Generate Built-in-Testing Approach," Proc. FTCS-11, June 1981.
- [8] H. Fujiwara and K. Kinoshita: "Testing Logic Circuits with Compressed Data," J. of Design Automation and Fault-Tolerant Computing, Vol.3, No.3-4, Winter 1979.
- [9] J.P. Hayes: "Transition Count Testing of Combinational Logic Circuits," IEEE Trans. on Computers, Vol.C-25, No.6, June 1976.
- [10] S.C. Seth: "Data Compression Techniques in Logic Testing: An Extension of Transition Counts," J. of Design Automation and Fault-Tolerant Computing, Vol.1, No.2, February 1977.
- [11] S.M. Reddy: "A Note on Testing Logic Circuits by Transition Counting," IEEE Trans. on Computers, Vol.C-26, No.3, March 1977.
- [12] J.P. Hayes: "Generation of Optimal Transition Count Tests," IEEE Trans. on Computers, Vol.C-27, No.1, January 1978.
- [13] K.P. Parker: "Compact Testing: Testing with Compressed Data," Proc. FTCS-6, June 1976.
- [14] J.P. Hayes: "Detection of Pattern Sensitive Faults in Random-Access Memories," IEEE Trans. on Computers, Vol.C-25, No.10, October 1975.
- [15] J.P. Hayes: "Testing Memories for Single Cell Pattern-Sensitive Faults," IEEE Trans. on Computers, Vol.C-29, No.3, March 1980.
- [16] D.S. Suk and S.M. Reddy: "Test Procedure for a Class of Pattern-Sensitive Faults in Semiconductor Random-Access Memories," IEEE Trans. on Computers, Vol.C-29, No.6, June 1980.
- [17] V.P. Srini: "APL Test for RAM chips," IEEE Computer, Vol.10, No.7, July 1977.
- [18] 村上, 樹子, 尾崎: “系列発生器の構成と実験考察,” 優秀論文賞受賞論文誌, Vol.C-53, No.1, Jan. 1970.