

FPLA 書込支援システム

宮下弘 杉山吉 竹田忠雄

(日本電信電話公社 武蔵野電気通信研究所)

1. はじめに

PLA (Programmable Logic Array) は、任意の論理関数を論理積 (AND)、論理和 (OR) の 2 段構成により、アレイ状に規格化された構造上で実現する。そのため与えられた論理機能に対してゲート構成を考えることなく機械的に論理設計できる。この方式は、多品種少量生産の傾向を強め設計コストが増大しつつある論理 LSI の一つの有力な実現法と考えられる。PLA はマスクにより工場で論理を書込むマスク PLA とユーザー側で論理を書込むことのできる FPLA (Field Programmable Logic Array) に分けることができる。前者ではより高度の微細加工技術を使用し、高速な論理回路の実現が可能である。一方後者の FPLA はユーザー側で手軽で安価に設計できることが最大の利点である。

PLA はアレイ論理の一種として比較的古くから提案されていたが、最近の集積回路技術の進歩により再び注目を集めている [1]。マスク PLA を指向し 1 チップ上に 1 個の PLA を搭載し高密度な PLA を目指した研究 [2]、あるいは大規模な LSI 中の機能ブロックを PLA で実現し設計コストの低減を狙った研究 [3] [4] も行われている。これらの研究では PLA の構成とともに、設計手法の研究が重要な位置を占めている [3]。PLA の規格化された構造を有効に利用し設計の効率化を計るためには、設計自動化システムの開発が必須である。本稿では FPLA を対象として論理入力から FPLA デバイスへの書込みまでの一貫した設計システムを構築し実用に供したので報告する。既に [5] において論理シミュレーション用ファイルを紹介して HSL (階層仕様記述言語) と結合したシステムについて発表した。本システムは LSI 設計の中核となる設計言語である HSL と直接インタフェースがとられ、すでに設計されデータベースに蓄積された多くの設計資産を有効に利用できる。また各種 FPLA の設計に適用できるアプリケーションプログラムを開発し、FPLA 書込みまでの設計時間の大幅な短縮化を達成した。

2. システム構成

本 FPLA 書込みシステムは以下の諸点を目標と
*HIDEMAP (Hierarchical Design Data Base Manipulator)




図1 FPLA書込みシステムのフロー




図2 FPLAの構成

して開発した。①FPLAの設計期間の短縮化。②順序回路化FPLAへの適用。③FPLA書込み装置、LSIテストとの一貫したインターフェイスの確立。図1にFPLA書込みシステム全体のフローを示す。入力データは①HSLソース記述、②論理式、③状態遷移表の3種類が可能である。①と②では一般にフリップフロップを含む順序回路の論理接続情報を記述する。また③では実現する順序回路の「状態」を抽出しその間の状態遷移を表現する。これらの入力形式の選択は制御情報によって指定する。HSLソース記述を入力とする場合は、HIDEMAPシステムにより、オブジェクトファイル(SOBJファイル)に変換し、これを入力とする。

FPLA設計システムは上述の各入力に対して①論理の積和形式への変換、②フリップフロップの種類の変換、③積項数の削減を行いキューブファイルを作成する。このキューブファイルはFPLA書込みのために必要なデータをすべて含む。また状態遷移表入力の場合は、指定された各状態に対して、状態割り当てを行う。更に、キューブファイルをもとにし、FPLA書込み装置用ファイルを作成する。対象とするFPLAは2種類あり、各々構成が異なり、対応する書込み装置用ファイルの形式も異なっている。このFPLAの種類を選択も制御情報によって行う。作成したFPLA書込み装置用ファイルは磁気テープによりFPLA書込み装置とインターフェイスがとられる。FPLA書込み装置により、FPLAデバイスに論理が書込まれる。更にLSI試験装置によりテストを行いFPLAの完成品を得る。

3. 機能概要

3.1 FPLAの構成

本システムで対象とするFPLAの構成を図2に示す。FPLAは①入力デコーダ部、②ANDアレイ部、③ORアレイ部、④フリップフロップ部、に大別される。入力は入力デコーダを介してANDアレイ部へ入る。ANDアレイ部では入力の論理積(AND)がとられ積項が構成される。ORアレイ部ではANDアレイ部で生成された積項の論理和(OR)をとり、出力および一部はフリップフロップを介してANDアレイ部へのフィードバックとなる。このような構成のFPLAにより任意の順序回路が構成される。入力デコーダは、1ビットデコード方式または2ビットデコード方式を採用し、同一FPLA内ではどちらか一方のみを使用できるものとする。

今、入力数 m 、出力数 n のFPLAを考える。簡

単のフリップフロップは使用していないと仮定する。入力デコーダとして k ($1 \leq k \leq m$)ビットデコード方式を採用し、このとき $P(k)$ 個の積項を必要としたとする。FPLAのアレイ部の面積 $S(k)$ は次の式で評価できる。

$$S(k) = \left(\frac{m}{k} 2^k + n \right) P(k)$$

FPLAの入力数 m 、出力数 n を固定し k を変数と考える。一般に、任意の k ($k \geq 1$)に対して $P(k) \leq P(1)$ が成立する。またANDアレイ部への入力の本数を示す

$$I(k) = \frac{m}{k} 2^k$$

は、 $k=1$ と2で最小値 $2m$ をとり $k \geq 2$ では単調増加である。従って、①必要とする積項数は、1ビットデコード方式の場合と比較して増加しない、②ANDアレイ部への入力数は最小となるという2つの意味で2ビットデコード方式が最適となる。このような理由から2ビットデコード方式PLAが多く使用されている[1]。

またフリップフロップはJK型、SR型、D型、T型の4種類とし、同一FPLA内では1種類のみ使用できるものとする。

3.2 入力形式

(1) HSL入力

FPLA化したい論理ブロックの論理接続情報をHSLで記述する。HSLは任意の階層構造の記述が

表1 使用できる標準ファンクション

機能名	ファンイン数	ファンアウト数
AND	N	1
NAND	N	1
OR	N	1
NOR	N	1
Delay	1	1
NOT	1	1
Exclusive OR	N	1
Power	0	1
Ground	0	1
Wired AND	N	1
Wired OR	N	1
JK型 FF	5	2
SR型 FF	5	2
D型 FF	4	2
T型 FF	4	2

可能である[6]。本システムの入力としては、論理ゲートレベルの接続情報を必要とするので、HIDE MAPシステムによりHSLソースを論理ゲートレベルまでマクロ展開したオブジェクトファイル(SOBJ)を作成する。

表1に本システムの入力として許されるHSLの標準ファンクションの一覧を示す。また一例として図3.1の論理ブロックのHSL記述を図3.2に示す。入力したSOBJより接続情報として等価な論理式ファイルを作成し、これより積和形式への変換を行う。またフリップフロップの種類を指定することによりSOBJ中のフリップフロップの種類の変換が可能である。この機能を使用し、FPLA上に準備されたフリップフロップを前提として、論理設計が出来る。

(2) 論理式入力

論理ブロックの論理式を次の形式で記述する。

$$A=B;$$

ここでAは出力変数名、状態変数名、中間変数名のいずれかである。状態変数名は頭1文字の指定により識別する。フリップフロップの入力は、フリップフロップ名の後に「・」を印しそのあとに端子名を記述して示す。例えばD型フリップフロップQAのD端子は「QA・D」で表わす。Bは入力変数名、状態変数名、中間変数名の論理式である。論理演算子としては/ (NOT), * (AND), @ (Exclusive OR), + (OR)を使用する。括弧の使用は自由である。図4に論理式記述の例を示す。

(3) 状態遷移表入力

FPLA上で実現する順序回路の機能を記述する。いわゆるオートマトンとしての動作を次式で表現する。

$$S, X : S : Z;$$

ここでSは現在の状態名、Xは入力についての論理式であり、記述は(2)の論理式記述に準じる。Sは次の状態名を表わす。Zは出力の定義であり、1またはDon't careとなる出力信号名を「,」でくぎって示す。

Don't careの信号名の前には「*」をつける。他の出力信号は0とする。指定された種類のフリップフロップを使用してFPLAが実現される。

図5に状態遷移表入力の記述を示す。

3.3 積和形式への変換

FPLAの論理設計では任意の論理関数を積和形式に変換し、冗長な積項を削除し積項数の削減をはかる必要がある。このため[7]の手法を利用して積和形式変換をおこなう。この手法では任意の入力デコー

ド方式に対して多出力論理関数を0, 1のビット列で表現する。この表現はキューブ表現と呼ばれ入力、出力を区別することなく多出力論理関数を統一的に取り扱うことができる。例えば次の論理関数


$$Z0 = \times 0 \cdot \overline{\times 1} + \times 2 \cdot \times 3$$

$$Z1 = (\times 0 + \times 1) + \times 2 \cdot \times 3$$

に対して次のようなキューブ表現が対応している。

$$F = \begin{Bmatrix} 0100 & 1111 & 01 \\ 1111 & 1000 & 01 \\ 0111 & 1111 & 10 \\ 1111 & 0001 & 10 \end{Bmatrix}$$

ここで第1番目のデコーダに×0, ×1, 第2番目のデコーダに×2, ×3が入力されているとする。ここで各行は3個のパートより構成されており、最後のパートは出力分に対応している。入力に対応するパートの各ビットは下に示すように論理最小項を表現している。



出力に対応する最後のパートの各ビットは各出力を表現する。同一デコーダ(パート)内では1の立ったビットに対応する論理最小項の論理和をとり、異なるパート間では論理積をとる。出力パートより見れば[1]の立っているビットに対応する積項(行に対応する)の論理和をとることによりその出力が実現されることを示している。上記Fのようなキューブの集合をカバーと呼ぶ。[7]で述べられた定理を次のように一般化する。

定理 入力変数は同じで(入力デコード方式も同じとする), 出力変数がそれぞれ (f_1, f_2, \dots, f_n) , (g_1, g_2, \dots, g_n) の2つのPLAがあるとし、それぞれのカバーをF, Gとする。 E_i をi番目の出力変数の空間とすれば

$$F = \bigvee_{i=1}^n E_i \cdot f_i, \quad G = \bigvee_{i=1}^n E_i \cdot g_i \quad \text{となり次の関係が成り立つ。}$$

$$(1) \quad F \vee G = \bigvee_{i=1}^n E_i (f_i \vee g_i)$$

$$(2) \quad F \wedge G = \bigvee_{i=1}^n E_i (f_i \wedge g_i)$$

$$(3) \quad F = \bigvee_{i=1}^n E_i \cdot \overline{f_i}$$

$$(4) \quad F \oplus G = \bigvee_{i=1}^n E_i (f_i \wedge \overline{g_i})$$

この定理より論理関数間の演算をカバー上の演算($\vee, \wedge, \overline{}, \oplus$)に置換することができる。ここで \oplus は[7]で定義されたDisjoint Sharpと呼ばれる演算である。例えば

$F = \{X0\}, G = \{X1\}$ とすれば $F \vee G, F \wedge G, \overline{F}, F \oplus G$ は、各々論理式 $X0 + X1, X0 \cdot X1, \overline{X0}, X0 \cdot \overline{X1}$ に対応するカバーとなる。この手法により多入力の論理関数を効率的に積和形式に変換




図3.1 論理図

```

IDENT      :TETS07;
VERSION    :MMM.01;
DATE       :80/10/25;
AUTHOR     :H.MIYASHITA;
NAME       :COUNT2;
PURPOSE    :LOGSIM;
COMMENT    :COUNT2;
LEVEL     :BLOCK;
EXT        :CL,CR,L,EP,ET,DA,DB,QAA,QBB,RI;
INPUTS    :CL,CR,L,EP,ET,DA,DB;
OUTPUTS   :QAA,QBB,RI;
TYPES     :NAND1,NAND2,NOR2,AND2,AND3,AND4,OR3,DFF;
NAND1     :G2,G8,G12,G17;
NAND2     :G13;
NOR2      :G3,G7;
AND2      :G5,G6,G10;
AND3      :G9,G14,G15,G18;
AND4      :G4;
OR3       :G11,G16;
DFF       :QA,QB;
N1        :G1,QA,1,QB,1;
N2        :G2,CR,1,G4,1;
N3        :G2,2,G7,1,G3,1;
N4        :L,G3,2,G4,2;
N5        :EP,G4,3;
N6        :ET,G4,4,G18,3;
N7        :G3,3,G7,2,G5,1,G6,1;
N8        :DA,G5,2;
N9        :DB,G6,2;
N10       :G4,5,G8,1,G10,1,G13,2,G15,2;
N11       :G7,3,G9,1,G14,3;
N12       :G8,2,G9,3;
N13       :G9,4,G11,1;
N14       :G10,3,G11,2;
N15       :G5,3,G11,3;
N16       :G11,4,QAA,2;
N17       :QA,5,QAA,G9,2;
N18       :QA,6,G10,2,G12,1;
N19       :G12,2,G13,1,G15,1,G18,2;
N20       :G6,3,G16,3;
N21       :G15,4,G16,2;
N22       :G14,4,G16,1;
N23       :G16,4,QB,2;
N24       :QB,5,QBB,G14,1;
N25       :G15,3,QD,6,G17,1;
N26       :G17,2,G18,1;
N27       :G18,4,RI;
N28       :G13,3,G14,2;
END;

NAME       :NAND1;
PURPOSE    :LOGSIM;
LEVEL     :END;
EXT        :1,2;
INPUTS    :1,1;
OUTPUTS   :1,2;
FUNCTION   :NAND,1,1,DELND1;
DELAYS    :DELND1,1,1,1,1,1,1;
END;
  
```


```

NAME       :NAND2;
PURPOSE    :LOGSIM;
LEVEL     :END;
EXT        :1,2,3;
INPUTS    :1,1,2;
OUTPUTS   :1,3;
FUNCTION   :NAND,2,1,DELND2;
DELAYS    :DELND2,1,1,1,1,1,1;
END;

NAME       :OR3;
PURPOSE    :LOGSIM;
LEVEL     :END;
EXT        :1,2,3,4;
INPUTS    :1,1,2,3;
OUTPUTS   :1,4;
FUNCTION   :OR,3,1,DELOR3;
DELAYS    :DELOR3,1,1,1,1,1,1;
END;

NAME       :DFF;
PURPOSE    :LOGSIM;
LEVEL     :END;
EXT        :1,2,3,4,5,6;
INPUTS    :1,1,2,3,4;
OUTPUTS   :5,6;
FUNCTION   :DFFE,4,2,DLDEPE;
DELAYS    :DLDEPE,1,1,1,1,1,1;
END;
  
```

図3.2 HSL記述 (図3.1に対応)



```

N2 = /CLR;
N3 = /(LAD+N2);
N4 = /(N2+N3);
N7 = ENP+ENT;
N28 = ENT;
N9 = /(S1);
N5 = N27/(S1);
N10 = N27+N9;
N11 = /(N10/(S2));
N15 = /(S2+S1);
N21 = /(S1+S2+S3);
N16 = N15+N27;
N17 = /(N16/(S3));
N22 = N21+N27;
N23 = /(N22/(S4));
RCT = /(S4+S3+S2+S1+N28);
N8 = (DA*N3)+(N5*N4);
N14 = (DB*N3)+(N4*N1);
N20 = (DC*N3)+(N4*N1);
N26 = (DD*N3)+(N4*N2);
S1.D=N8;
S2.D=N14;
S3.D=N20;
S4.D=N26;
QAA=S1;
QBB=S2;
QCC=S3;
QDD=S4;
  
```

図4 論理式記述例

できる。更に積項数削減の為のアルゴリズム [7] をプログラム化して各種の論理ブロックのPLA化に適用した。図6はPLAのアレイサイズと処理時間の関係を示す。アレイサイズの2~3乗のオーダーで処理時間が急激に増加していることがわかる。

本システムでは3, 4で述べるように比較的小規模のFPLAを対象とするため上述のような積和形式変換手法の採用により, かなり積項数の少ない解を得ることが可能となる。そこで積項数削減の手法としては簡略化して積項の併合を採用し処理時間の短縮をはかった。

3. 4 FPLA書込装置用ファイルの作成

本システムが対象とするFPLAの構成を図7に示す。タイプIは大容量のFPLAであり16個のJK型フリップフロップが用意されている [9] [10]。等価ゲート数はほぼ200ゲートである。タイプIIは小容量, 高速のFPLAであり8個のD型フリップフロップが搭載されている。等価ゲート数はほぼ100ゲートである。このFPLAでは4本の入出力共用のピンが用意されており, 入出力数に対する融通性が増加している。





図7 対象とするFPLAの構成



- 1 S0, X: S1: Y1;
- 2 S0, /X: S0::
- 3 S1, X: S2: Y2;
- 4 S1, /X: S1: Y1;
- 5 S2, X: S3: Y1, Y2;
- 6 S2, /X: S2: Y2;
- 7 S3, X: S4: Y3;
- 8 S3, /X: S3: Y1, Y2;
- 9 S4, X: S5: Y1, Y3;
- 10 S4, /X: S4: Y3;
- 11 S5, X: S6: Y2, Y3;
- 12 S5, /X: S5: Y1, Y3;
- 13 S6, X: S7: Y1, Y2, Y3;
- 14 S6, /X: S6: Y2, Y3;
- 15 S7, X: S0;
- 16 S7, /X: S7: Y1, Y2, Y3;

図5 状態遷移表入力記述例




図6 アレイサイズと積項数削減処理時間

PIN ASSIGNMENT TABLE			***** PLA PATTERN *****			
X000	ACR		XXXXXX	JJ	ZZZ	J J
X001	AL		000000	KK	000	K K
X002	ADB		000000	00	000	0 0
X003	ADA		012345	01	012	0 1
X004	AET					
X005	AEP		2.2.2.	2.	...	JKJK
Z000	AQAA		1	1	1	1
Z001	AQBB		2	1	1	1
Z002	ARI		3	1	1	1
JK00	SG00002		4	00	...	1
JK01	SQA0001		5	10	0	1
			6	100	...	1
			7	101	...	1
			8	101	...	1
			9	10	00	1
			10	1	NN	0
			11	1	NN	01
			12	1	11	1
			13	1	11	1
			14	01	10	1
			15	01	NN	1
			16	01	NN	11
			17	01	11	0
			18	01	11	01
			19	11	10	1
			20	11	NN	1
			21	11	NN	11
			22	11	11	0
			23	11	11	01

図8 HSL入力実行例 (付録参照)

PIN ASSIGNMENT TABLE			***** PLA PATTERN *****			
X000	CLR		XXXXXXXX	DDDDDDDD	ZZZZZ	DDDDDDDD
X001	LAD		00000000	00000000	00000	00000000
X002	ENP		00000000	00000000	00000	00000000
X003	ENT		01234567	01234567	01234	01234567
X004	DA					
X005	DB		2.2.2.2.	2.2.2.2.	DDDDDDDD
X006	DC					
X007	DD		1	1	1	1
Z000	RCT		2	1	1	1
Z001	QAA		3	1	1	1
Z002	QBB		4	1	1	1
Z003	QCC		5	1	1	1
Z004	QDD		6	10	1	1
D000	S1		7	10	1	1
D001	NA		8	10	1	1
D002	S2		9	11	0	1
D003	NA		10	11	0	1
D004	S3		11	11	0	1
D005	NA		12	11	0	1
D006	S4		13	11	0	1
D007	NA		14	11	0	1
			15	11	0	1
			16	11	0	1
			17	11	0	1
			18	11	0	1
			19	11	0	1
			20	11	0	1
			21	11	0	1
			22	11	0	1
			23	11	0	1

図9 論理式入力実行例 (付録参照)

STATE CODE TABLE			***** PLA PATTERN *****			
S0	000		XX	DDDDDD	ZZZ	DDDDDD
S1	001		00	000000	000	000000
S2	010		00	000000	000	000000
S3	011		01	012345	012	012345
S4	100					
S5	101		2.	2.2.2.	...	DDDDDD
S6	110					
S7	111		1	0.	0.0.0.	1
X000	X		2	0.	0.0.1.	1
X001	NA		3	0.	0.1.0.	1
Z000	Y1		4	0.	0.1.1.	1
Z001	Y2		5	0.	1.0.0.	1
Z002	Y3		6	0.	1.0.1.	1
D000	#D001		7	0.	1.1.0.	1
D001	NA		8	0.	1.1.1.	1
D002	#D002		9	1.	0.0.0.	1
D003	NA		10	1.	0.0.1.	1
D004	#D003		11	1.	0.1.0.	1
D005	NA		12	1.	0.1.1.	1
			13	1.	1.0.0.	1
			14	1.	1.0.1.	1
			15	1.	1.1.0.	1
			16	1.	1.1.1.	1

図10 状態遷移表入力実行例 (付録参照)

4. 実行例及び評価

本システムを用いて各種論理ブロックのFPLA化を試みた。図8はHSL入力の実行例である。この例は図3. 1に示した回路図のFPLA化を試みたものである。FF=JKを指定し、もとの回路図中で使用されていたD型のフリップフロップをJK型に変換している。2ビットデコード方式で23個の積項を必要とすることがわかり、タイプIのFPLAを用いてこの回路を実現することができる。FPLA書込み装置用ファイル作成までに必要なCPU時間は5. 4秒程度であった。

図9は図4に示した論理ブロックを論理式入力によりFPLA化した例である。この例ではフリップフロップは元の回路図中と同じD型を用いた。2ビットデコード方式で23個の積項を必要とし、タイプIIのFPLAを用いることによりこの回路を実現することができる。この場合CPU時間6. 9秒程度を必要とした。この例でFF=JKを指定しフリップフロップをJK型に変換した場合2ビットデコード方式で66個の積項となり、タイプIのFPLAで実現することができる。しかし、D型のフリップフロップの場合に比較して積項数は大幅に増加している。

図10は図5の状態遷移表を入力した場合の本システムの実行結果である。D型のフリップフロップを使用し、2ビットデコード方式で、16個の積項を必要とする。従ってタイプIIのFPLAで十分余裕を持って実現できることがわかる。又必要としたCPU時間は3. 3秒程度であった。

各種の論理ブロックのFPLA化の例を表2にまとめる。CPU時間数秒から10秒程度でFPLA書込み装置用ファイル作成が完了している。実際のFPLAデバイスへの論理の書込みを含めても数分程度で終了しており、FPLAの設計時間の大幅な短縮化が達成された。

図11は3. 3で述べた実験プログラムを用いて各種の論理ブロックをFPLA化した例である。横軸はアレイサイズ、縦軸は論理ブロックのゲート数を示している。この例はフリップフロップを使用せず、単なる組み合わせ回路としてPLAを使った場合のデータである。タイプI及びタイプIIのアレイサイズはそれぞれ9. 2K、2. 4Kビットであり図11のグラフより等価ゲート数がそれぞれ、200ゲート、100ゲート程度であることが確認できる。このグラフでは少し等価ゲート数が低めに示しているがこれはフリップフロップを使用していないデータであるためと考えられる。フリップフロップを有効に使用した場合は

機能	入力数	出力数	P.T数	F/F数	等価ゲート	CPU (SEC)
7 Segment Decoder	6	7	16		43	5
4 Bit Full adder	9	5	19		44	9
4 Bit Counter	8	5	46	4	46	7
16-4 Priority Encoder latch	16	4	17	4	67	3
2-1 Mux X 11 latch	23	11	22	11	68	4
4 Bit Function Generator	15	4	50		69	9
16 Bit Presettable Counter	18	16	64	16	177	19
4 Bit Comparator	11	3	11		33	5

表2 各種論理ブロックのFPLA化




図11 アレイサイズとゲート数の関係

ほぼ上記の等価ゲート数が得られると考えられる。

5. まとめ

FPLA設計をサポートするために開発したFPLA書込みシステムの概要について述べた。このシステムはLSI設計の共通言語として開発された階層仕様記述言語HSLとのインターフェイスがとられ、FPLAデバイスへの論理の書込みまでの一貫したシステムとなっている。各種装置の開発にあたり制御部などのランダム論理部をFPLAで置換える要求が随所に生じており、本システムはFPLA設計期間の短縮化に大きな力となっている。

今後は大規模なLSIのレイアウト設計に於てはチップ上にPLA、ROMなど規格化された機能ブロックを使用するアプローチが一般的となろう。そのためFPLAのみでなく、マスクPLAによる機能ブロック(PLAマクロ)の設計自動化システムの検討も必要となる。本システムはこの検討のベースとなると

考えられる。

謝辞 最後に本研究を遂行するに当たり終始御指導を戴いた鈴木敏正集積回路研究部長ならびに須藤常太集積応用研究室長に深謝する。

参考文献

[1] H. Fleisher and L. I. Maissel, "An introduction to array logic," IBM J. Res. Develop. Vol. 19, pp. 98~109 (1975)

[2] R. A. Wood, "A High Density Programmable Logic Array Chip," IEEE Trans. on computers. Vol. C-28, No. 9 pp. 602-608 (1979)

[3] R. L. Golden, P. A. Latus and P. Lowly, "Design Automation and the Programmable Logic Array Macro," IBM J. Res. Develop. Vol. 24, No. 1 pp. 23~31 (1980)

[4] B. Vergnieres, "Macro Generation Algorithms for LSI Custom Chip Design," IBM J. Res. Develop. Vol. 24, No. 5, September, pp. 612~621, (1980)

[5] 宮下, 佐久間, 石塚, "PLA設計自動化システムPLACAD", 昭和56年度電子通信学会総合全国大会410 (1981)

[6] 唐津, 星野, 須藤, "LSI設計記述処理システム," 昭和56年度電子通信学会総合全国大会S9-2 (1981)

[7] S. J. Hong, R. G. Cain and D. L. Ostapko, "MINI: A Heuristic Approach for Logic Minimization," IBM J. Res. Develop. Vol. 18, pp. 443~458 (1974)

[8] 宮下, 永谷, "アレイサイズの最小化について" 昭和52年度電子通信学会半導体部門全国大会81. (1977)

[9] 鈴木, 竹田, 河原田, 宇佐美, "大規模FPLAの検討," 昭和54年度電子通信学会半導体部門全国大会67. (1979)

[10] 竹田, 鈴木, 宇佐美, "大規模FPLAの試作," 昭和55年度電子通信学会総合全国大会393. (1980)

付録 プログラミングポイントの表現法

AND ARRAY(2 bit decoder)	
11	ab
01	$\bar{a}b$
.1	b
10	a \bar{b}
1.	a
UU	ab+a \bar{b}
PP	a+b
00	$\bar{a}\bar{b}$
EE	ab+a \bar{b}
0.	\bar{a}
NP	$\bar{a}+b$
.0	\bar{b}
PN	a+b
NN	$\bar{a}+\bar{b}$
..	1

AND ARRAY(1 bit decoder)	
1	a
0	\bar{a}
.	1

OR ARRAY	
1	1(connect)
.	0(not connect)