

# 線分探索法によるゼネラルセルLSI配線プログラム

永井 隆夫

(三菱電機(株) LS工研究所)

## 1. まえがき

あらかじめ設計された機能ブロック(セル)を組合わせてLSIのパターンを設計するビルディングブロック方式LSIの自動配線には通常、チャネル配線法が用いられる<sup>1)~6)</sup>。

ところが、セルとしてROMやPLAなどのように不均一な任意寸法の矩形セル(ゼネラルセル)を混在させた場合、チャネル(セル又はセル列)にはさまれた配線領域)の形状の認識、チャネル間配線順序制約、セル間の相対位置の把握などに困難な問題が生じた。そのため、配置グラフ<sup>2), 5)~8)</sup>を複雑に操作するなどの処理<sup>2), 5)~8)</sup>が必要であり、配線不能となる場合もあった。

また、LSIの大規模化に伴う設計作業の急激な増大に対処するため、LSIをいくつかの部分に分割し、階層的に設計する方式を用いたが、この時、上位階層はどうしても、ゼネラルセルを組合わせてレイアウトする要求が生じた。もし、すべての階層でチャネル配線法を適用しようとすると、なんらかのレイアウト上の制限を設ける必要があった<sup>9)</sup>(たとえば丁字路制約が一階)。しかしながら、このような制限は非常に不便であり、実用上は大きな障害になってしまった。

そこで、ゼネラルセルを組合わせてLSIの自動配線にチャネル配線法を適用することによって生じる問題を回避するため、主としてプリント基板の自動配線に用いられる線分探索法<sup>10), 11)</sup>を配線領域全体に一括して適用することを提案する。

本稿では、まず、線分探索法をゼネラルセルLSIの配線に適用する場合に必要な改良点について述べ、つぎに、

配線プログラムの試作・実験を通して、線分探索法がゼネラルセルLSIの配線手法として実用上有効であることを示す。

## 2. キップモデル

処理対象とするキップモデルを、使用上の制約ができる限り少ないものにする方針をとった。図-1のようにゼネラルセル(以後、セルと略す)をキップ内の任意の位置に配置できる。それらのセルはROMやPLAであっても良いし、あるいはポリセル方式などの他の自動レイアウト方式によって作られたものであっても良い。また、ボンディングパッドもひとつのセルとして扱う。セルの接続端子(ピン)の位置はセルの四辺上などにあっても良い。その座標値は配線格子などの量子化された値ではなく、実際の値をミクロンで与える。さらに、配線パターンの線幅及びセルの配置位置も実寸法で与える。プログラムの内部では全ての実寸法をユニットと呼び、単位寸法(ユーザーが指定するミクロン/ユニット)の倍数で表す。




図-1 キップモデル

### 3. 配線手法

配線とは信号（同電位に結線すべきピンの集合）の接続経路を定めたことである。配線手法及び用語は基本的に文献10)と同じであるがそのままでは適用できないので、いくつかの改良を試みた。

線分探索法がLSIの配線手法として補助的にしか用いられなかつた理由は、チャネル配線法とくらべて、配線率が低いこと、処理時間が長いことなどである。線分探索法は、これらの短所を持つといふ反面、接続すべき2点の間に経路があれば必ず見つけられるといふ大きな長所がある。得られた経路は曲り角数最小であつて、必ずしも最短の経路ではない。しかし、そのため、チップの中央部に配線が集中することを自然に避けられる。

その他、チャネル配線法の目標は与えられた配線要求をいかに小さく面積で実現するかであるのに対して、線分探索法の目標は与えられた配線領域内で、いかに多くの配線要求を実現するかであるといふ違いもある。

配線層の使用法は文献10)と同様に、縦線用の層と横線用の層とを区別する2層配線方式である。それらの2層間の連絡はスルーホールによつて行うが、スルーホールとスルーホールとの最小配置間隔及びセルと配線との最小間隔は議論を簡単にするため最小配線間隔（クリアランス、図-2）と同じ寸法とする。また、クリアランスには縦方向と横方向とがある、これらは異なる値であるよ。

#### (1) 配線禁止パラメータ

線分探索法で配線率を下げる原因是既配線が後の配線にとって障害物となることである。そのうち、たとえば図-3(a),(b)のように信号1が信号2よりも先に配線されると、いくつ付近の




図-2 クリアランス

配線領域に余白があつても信号2は配線できない。この原因で生じた配線不能を防ぐため配線禁止パラメータを設定した。すなわち、未配線ピンの周囲に他信号に対する配線禁止域（図-4(a)の斜線部）で、破線の境界は含まない）を設け、そのピンの配線が完了した時点で、この配線禁止域を他の信号の配線用に解放する。

禁止域の範囲は図-4(a)に示すように、セルの辺に沿う方向はピンの両側にそれぞれクリアランスの長さであるが、セルの辺に垂直な方向へはクリアランスの整数倍の長さを指定できる。ここでは説明の都合上その倍数を2としておく。




図-3 配線不能の一例

このパラメータを用いれば図-3(a)のような配線不能は生じず、図-4(b)のように配線ができる。しかし、この方法では配線領域の面積そのものの不足により、生じる配線不能は防げない。




図-4 配線禁止域


#### (2) 仮想線分発生間隔パラメータ

プリント基板の場合は規格化されたICパッケージのピン間隔や電気的条件などによって定まる配線格子を用いて配線する。しかし、ゼネラルセルLSIの場合、セルのピン位置にはICパッケージのピンのような規則性がない。もし、自動配線で配線格子を利用しようとすると、セル設計の段階でピン位置を配線格子にのるように設計しなければならなくなる。この制約は設計時に不便であるばかりでなくセルサイズが大きくなってしまうという悪い結果を招く。そのほか、セルの配置位置やクリアランスを任意の値に指定できることもすべきであることを考えると、ゼネラルセルLSIの場合には配線格子を用いず配線する必要がある。つまり、クリアランスさえ確保できれば任意の場所で分枝可能があり、かつ、任意の長さまで線分を延長可能である。

ようになると、線分探索過程において、仮想線分発生間隔及び仮想線分長を定める際、クリアランスを保持していいかどうかを必ずチェックしながら探索しなければならない。この時、最も綿密に探索するならば、1ユニット間隔で探索を進めることになる。

しかし、そのあたり1ユニット間隔で探索する方法はぼう大な計算量を要するので現実的ではない。さらに1ユニット間隔で探索したからといって最も良い結果が得られるとは保証もない。

そこで、今回、仮想線分発生間隔パラメータ(SI\*パラメータと呼ぶ)を設定して線分探索の効率を上げることを試みた。図-5に示すように、SIの値(単位はミクロン)の間隔をあけて仮想線分を発生する。但し、仮想線分を延長する長さはSIとは無関係で、クリアランスの保持の有無をチェックする。このように、線分探索過程で配線パターンのクリアランスを確保しながら配線を進めているため、電源線のようなパターン幅の異なる配線(すなわち、同一層で複数のクリアランス)が混在する配線にも容易に拡張できる。



レベル*i*の仮想線分

図-5 SI パラメータ

\* SI : Search Interval の意

### (3) 3ピン以上のピンを持つ信号の配線方法

まず、2ピンを選びそれらの間の接続経路を求める。つぎに、残りのピンからひとつを選び、前に求めた経路との間の接続経路を求める。あとの残りのピンも同様である。但し、ピンの選択順序に対する最適化は、ミニマムは省略しており、データの登録順に次のピンを選択していく。

### 4. システム構成

図-6に示すシステム構成図のごおり、バッキ処理によりこの計利用ができる。グラフィックディスプレイへの配線結果の表示、グラフィックデザインシステムとのインターフェイス、オフラインプロセッタとのインターフェイス、統計情報の出力の機能が備わっている。プログラムは約5,000ステップで2メガバイトのメモリを使用する。セル数は1,000、信号数は10,000、ピン数は10,000までのデータが処理できる。使用計算機はMELCOM-CASMR 900 II (3.5 MIPS) である。




図-6 システム構成図

大型高速電算機の近年の普及によって、このようなプログラムの実用が現実的となつた。

### 5. 実験結果と考察

表-1に示すデータを用ひて、SIパラメータの値を変化させた場合の実験結果が表-2である。それを図示したのが図-7である。この結果を見ると、SIがクリアランスと同じ値であるところ(図-7の○印)を境にして、ある傾向を示している。SIの値がクリアランスより小さくなるにつれて計算時間は急激に増加するが、配線率は、データ1を除いて、変化が見られない。一方、SIの値がクリアランスより大きくなるにつれて、計算時間がゆるやかに減少するのに対して、配線率は大きく減少するという傾向が見られる。

すなまち、SIの値としてはクリアランスの近くを用ひるのが最も効率的であるといえる。また、SIのデフォルト値としてクリアランスを採用すべきであることがわかる。

図-8はSIとしてクリアランスを用いた時の配線図を示す。

表-3は3.(1)で述べた配線禁止パラメータを指定しない場合の実験結果である。データ2では影響がなないが、他のデータではいずれも配線率が低下している。計算時間に与えた影響は少ない。この結果から、配線禁止パラメータという単純な工夫が配線率の向上に効果を上げていることがわかる。ここで示した配線率や計算時間に加えて、レイアウト上の制約が少ないという点から見て本プログラムは十分実用的な性能を備えているといえる。

表-1 実験データ諸元

|                    | 7-9-1     | 7-9-2       | 7-9-3       |
|--------------------|-----------|-------------|-------------|
| 4.7413 ( $\mu^2$ ) | 180 X 180 | 3600 X 3600 | 4430 X 3040 |
| セル数                | 10        | 40          | 16          |
| 信号数                | 11        | 73          | 129         |
| ビン数                | 28        | 159         | 316         |
| クリアランス ( $\mu$ )   | 5         | 20          | 15          |

表-3 配線禁止マーカを指定しない場合の結果

|              | 7-9-1 | 7-9-2 | 7-9-3 |
|--------------|-------|-------|-------|
| SI           | 5     | 20    | 15    |
| 未配線ビン数       | 2     | 0     | 14    |
| 配線率 (%)      | 92.9  | 100   | 95.6  |
| CPU TIME (秒) | 3.1   | 52.8  | 192.2 |

表-2 実験結果 (但し、配線率 = (配線完了ビン数 ÷ 全ビン数) X 100)

(a) 7-9-1

| SI           | 1   | 2    | 3    | 4    | 5   | 6    | 7    | 8    | 9    | 10   | 15   |
|--------------|-----|------|------|------|-----|------|------|------|------|------|------|
| 未配線ビン数       | 0   | 8    | 13   | 11   | 0   | 9    | 17   | 12   | 11   | 3    | 11   |
| 配線率 (%)      | 100 | 71.4 | 53.6 | 60.7 | 100 | 67.9 | 39.3 | 57.1 | 60.7 | 89.3 | 60.7 |
| CPU TIME (秒) | 9.7 | 8.7  | 8.1  | 6.8  | 3.4 | 4.0  | 3.6  | 3.4  | 3.5  | 3.4  | 3.2  |

(b) 7-9-2

| SI           | 1       | 5      | 10    | 15   | 20   | 25   | 30   | 35   | 40   | 45   | 50   |
|--------------|---------|--------|-------|------|------|------|------|------|------|------|------|
| 未配線ビン数       | 0       | 0      | 0     | 0    | 0    | 2    | 2    | 6    | 5    | 1    | 6    |
| 配線率 (%)      | 100     | 100    | 100   | 100  | 98.7 | 98.7 | 96.2 | 96.9 | 99.4 | 96.2 |      |
| CPU TIME (秒) | 21197.1 | 5977.2 | 170.5 | 91.8 | 59.6 | 72.6 | 40.4 | 54.3 | 34.2 | 44.8 | 23.5 |

(c) 7-9-3





| SI           | 1       | 5     | 10    | 15    | 20    | 25    | 30   | 35    | 40    | 45    | 50   |
|--------------|---------|-------|-------|-------|-------|-------|------|-------|-------|-------|------|
| 未配線ビン数       | 0       | 0     | 0     | 0     | 3     | 5     | 13   | 23    | 36    | 24    | 31   |
| 配線率 (%)      | 100     | 100   | 100   | 99.1  | 98.4  | 95.9  | 92.7 | 88.6  | 92.4  | 90.2  |      |
| CPU TIME (秒) | 15551.5 | 550.3 | 296.7 | 110.3 | 177.8 | 183.8 | 97.0 | 158.6 | 126.3 | 104.5 | 90.8 |


圖-7 實驗結果

(b)  $\bar{\tau}'' \rightarrow 2$




(c)  $\bar{\tau}'' \rightarrow 3$






(a)  $\pi'' - \vartheta 1$



(b)  $\pi'' - \vartheta 2$



(c)  $\pi'' - \vartheta 3$

図-8 配線図

## 6. あとがき

主としてプリント基板の自動配線に用いられる線分探索法をゼネラルセルLSIの自動配線に適用できるかどうかを検証するため実際に配線プログラムを試作して実験データによって配線した。その結果、従来の線分探索法の短所を補う工夫(配線禁止パラメータ、仮想線分発生間隔パラメータの設定)を加えれば实用上、十分有効であることがわかった。今後、下記の項目を中心に实用化改良を進める。

- ・信号処理順序の最適化(たとえば、予測線長最短順、ピニ数最小順等)
- ・信号内のピンペア処理順序の最適化
- ・探索領域の範囲を制限して<sup>12)</sup>経路探索を効率化する
- ・会話型配線機能<sup>13)</sup>の追加
- ・電気的等価ピン、論理的等価ピンを取扱う機能の追加
- ・データベースとの接続によるトータルシステム化
- ・パラメータ値と配線長との関係解析

## 参考文献

- 1) Hashimoto and Stevens : Wire Routing by Optimizing Channel Assignment within Large Apertures, 8-th DA Conf. (1971)
- 2) Kozawa, et al : Advanced LILAC - An Automated Layout Generation System for MOS/LSIs, 11-th DA Conf. (1974)
- 3) Deutsch : A "DOGLEG" Channel Router, 13-th DA Conf. (1976)
- 4) Persky, et al : Fault-Tolerant Comput. Vol. 1, No. 3, PP. 217-255 (1977)
- 5) C. Hsu : A New Two-Dimensional Routing Algorithm, 19-th DA Conf. (1982)
- 6) Hassett : Automated Layout in ASH-LAR; An Approach to the Problems of "General Cell" Layout for VLSI, 19-th DA Conf. (1982)

- 7) 川西, 他 : ビルディングブロック方式 LSI 配線プログラムの一算法, 信学会回路とシステム理論研究会資料 CT73-19 (1973)
- 8) Kani, et al : ROBIN; A Building Block LSI Routing Program, IEEE proc. ISCAS (1976)
- 9) Sato, et al : MILD - A Cell-based Layout System, 18-th DA Conf. (1981)
- 10) 三上, 田渕 : プリント配線板の自動設計システム, 三菱電機技報, 43, 10号 (1969)
- 11) 滝原, 他 : 高密度プリント基板用配線システムとその性能評価, 信学会論文誌, Vol. J65-A, No. 2 (1982)
- 12) 後藤, 他 : マスター-スライス LSI 設計用自動/会話 CAD システム, 信学会回路とシステム理論研資料 CAS 82-9 (1982)
- 13) 高見沢, 他 : LSI レイアウト設計におけるインタラクティブ設計方式, 信学会回路とシステム理論研資料 CAS 82-98 (1982)