

# 原因・結果グラフを用いた ハードウェア機能テスト支援手法

小林 一夫

(日本電信電話公社 武蔵野電気通信研究所)

## 1 まえがき

電子交換用処理装置のようなハードウェアの開発では、設計された論理や製造された製品と仕様とが一致していることを調べるために、テスト(機能テスト)が行われる。機能テストは、テストプログラムとテストデータで構成され、現在、それらの設計に、かなりのコストを要している。今後、VLSIによる装置の小型化やLSIマスク設計の自動化等が進むにつれ、実装設計と製造のコストが更に減少する可能性がある。そのため、相対的にこのテストコストの比重が増大する。さらに、VLSIでは、製造後に見つかった論理誤りの修正には、多大の期間とコストがかかる。そのため、装置製造前のテストによって、論理誤りを取除いておくことが、従来以上に必要となってくる。

このような背景のもとに、テストコストの削減や高品質設計をねらって、次のような研究が行われている。

(a) テストプログラム用高水準言語[1],[2]…従来のアセンブラ言語に換えて、テストプログラム専用の高水準言語を開発し、テストプログラムの設計容易化を図る。

(b) 論理の自動検証[3]-[5]…記号実行(シンボリック・シミュレーション)や背理法を援用して論理の正当性の証明を自動化する。機能設計段階のような設計の前期にデバックが可能のため、装置製造後のテストに要するコストを大幅に軽減させる可能性を持っている。

しかし、いずれの方法にもテストデータ作成に問題が残されている。

すなわち、(a)におけるテストプログラムの入力データや正解データ、および、(b)における記号実行のテストデータや、背理法の“表明”は、従前通りハードウェア仕様を手で解析して作成しなければならない。そのため、テストによって仕様をどこまで調べられるか(テストの網羅率)等は、テストデータの設計者の能力や、対象の複雑さに左右され、工数を費やしてもかならずしも高い網羅率が得られるとは限らない。

ここでは、このような問題を解決するため、テストデータをハードウェア仕様から自動生成する方法を報告する。

## 2 ハードウェア機能テスト

ハードウェアのテストは、設計された論理、または、製造された製品と仕様とが一致していることを調べる機能テストと、正しく設計、製造された装置に生じた故障箇所を指摘する故障診断とに大別できる(図2.1)。ここ




図2.1 設計手順とテスト



きる。

しかし、HCPチャートは、本来ソフトウェアの記法であり、そのままではハードウェアの記述にかならずしも適さない。そのため、次のような記法を追加して、ハードウェア特有の動作を陽に記述できるようにした[7]。

(1) 割込動作：ある処理の実行中に外部からの割込信号があると、実行順序を強制的に切換えて、別な処理を行うことを明確に規定できる。

(2) 並列動作：複数の処理が同時に行われることを明示できる。

図3・1(a)に拡張したHCPチャートによるハードウェア仕様の記述例を示す。一方の機能(ユニットA)からの割込みで、他方の機能(ユニットB)が並列動作を始めることを表している。同図(b)は、従来の状態遷移図による、その動作の説明である。表3・1に主な図記号を示す。

#### 4 機能テストデータ生成法

##### 4.1 原因・結果グラフ

仕様を解析して機能テストデータを作成する方法に、ソフトウェアのテスト分野で提案されている原因・結果グラフ手法[8]がある。

この手法では、図4・1に示すよう




図4・1 原因・結果グラフの記号

な図記号を使って、仕様に含まれる入力(原因)と出力(結果)との間の論理関係を表現する。(例えば、2つの装置の間の制御信号の仕様は図4・2のように表現される。)その後、このグラフを『結果』の方から『原因』に向かって追跡することにより、ある『結果』を調べるために必要な『原因』の組合わせ(テストデータ)が、系統的に作成できる。

しかし、原因・結果グラフ手法では、いかにして元の仕様から正確にグラフを作るかが課題であった[9]。

この課題を解決するため、次のように、仕様から原因・結果グラフを自動的に生成する手順を新たに考案した。

##### 4.2 テストデータ生成手順

図3・1に示したように、仕様は、処理を表すノードのシーケンスと各ノードが参照するファシリティとで構成される。この仕様から原因・結果グラフを作るには、各処理ノードを『原因』と『結果』に分類し、ある『結果』は、どの『原因』の組合わせにより生じるか等の論理条件を付ける必要がある。

そのため、次の①、②の新たな手順を付加えて、図4・3に示す手順で実現した。

① 処理ノードとファシリティの参照関係から『原因』と『結果』を抽出する。




図4・2 原因・結果グラフの例

②各処理ノードの処理順序から論理条件と制約条件を決定する。

その後、既存の手順[8]により、原因・結果グラフからテストケースを生成し(③)、このテストケースを、具体的な実行命令の組合せ(テストデータ)に置換する(④)。

以下では、①、②を中心に自動化処理の手順を述べる。

#### 4.2.1 原因と結果の抽出

元の仕様には、階層記述(表3.1)のようにテストデータ生成に不要な情報も含まれる。そのため、まず、テストデータ生成に有効な次の情報を取出す(『原因』と『結果』の抽出)




図4.3 処理手順

表4.2 原因と結果の対応付けルール

|       | 拡張HCPチャート |              |  |  | 原因・結果ツリー |
|-------|-----------|--------------|--|--|----------|
| 処理の連続 |           |              |  |  |          |
|       | (a) 通常の連続 | (b) 階層間に渡る連続 |  |  |          |
| 分岐    |           |              |  |  |          |
| 多分岐   |           |              |  |  |          |
| 割込み   |           |              |  |  |          |

注) 並列動作は、各動作に分離後、上記のルールを適用する。




図4.4 原因・結果ツリー

例えば、図4.4①『連続』では、aが『原因』、Aが『結果』とすると、『結果』Aは、aが『原因』となって生じることを表す。一方、②『分岐』は、頂点の『原因』cが持つ判定処理が成立すれば、矢印付きの辺の『結果』Cが起ることを表す。判定処理が不成立ならば、もう一方の『結果』Bが起ることを表す。

このような『原因』と『結果』の抽出と、原因・結果ツリーの表現は、前記の(ア)、(イ)に対応した次の抽出ルールで実現した。

〔抽出ルール〕

(ア) ファシリティから入力しているノードを原因、ファシリティへ出力しているノードを結果とする。同一ノードが入出力共用の場合は、該当ノードを分割して、それぞれ原因と結果に割振る。

(イ) 『原因』と『結果』の間の因果関係は、処理ノードのタイプに応じて表4.2のように対応させる。なお、対応付けに当って、並列動作は、独立の動作に分離して、それぞれの動作ごとにテストケースを作る。

① 連続した処理ノードは、原因・結果ツリーの『連続』に対応させる。その際、拡張HCPチャート上で階層間に渡る処理ノード同志(表4.2(b))でも論理的に連続であれば、同様に対応させる。

② 分岐の処理ノードは、原因・結果ツリーの分岐に対応させる。

③ 多分岐の場合は、拡張HCPチャート上の分岐条件を新たに二分木構造の頂点として分岐に対応させる。

④ 割込みは、割込まれる処理ノードを頂点、割込み後実行する処理ノードを判定成立方向とする分岐に対応させる。

#### 4.2.2 論理条件と制約条件の解析

原因・結果グラフを作成するには、次に、各『原因』と『結果』の間の論理条件と制約条件を明らかにする必要がある。この論理条件と制約条件の抽出は、前段階で作った『原因』と『結果』との因果関係を解析する次のルールで実現した。抽出した条件は、原因・結果グラフに表現する。

〔条件抽出ルール〕

① ある結果の前に発生した『原因』は、すべてその『結果』を生じさせる条件(論理積)とする。

② 分岐ノードの否定側を経て『結果』が生じる場合、分岐ノードの否定を条件に組み込む。

③ 異なる『原因』の組合せから同一の『結果』が生じる場合、それらのいずれかが『結果』を生じさせる条件(論理和)とする。

④ 多分岐の各分岐条件を持つノードは、相互に排他とする。

⑤ ある『原因』Aの次に別の『原因』Bが必要な場合、AにはBの要求(R)の制限を付ける。

これらを表4.3にまとめた。

表4.3 条件抽出ルール

|      | 原因・結果ツリー  | 原因・結果グラフ |
|------|-----------|----------|
| 論理条件 | 連続<br>    |          |
|      | 分岐<br>    |          |
|      | 並列<br>    |          |
| 制約条件 | 縦列<br>    |          |
|      | 原因の分岐<br> |          |
|      | 原因の従属<br> |          |

注) Ci(i=a,b) : 原因を表すノード Ea : 結果を表すノード

#### 4.2.3 テストケースの生成

原因・結果グラフから以下の手順でテストケースを作る。

- ① ある結果を選ぶ。
- ② 原因・結果グラフを逆にたどりながら、この結果を真『1』あるいは偽『0』に設定する原因（図4.5の制約のもとで）すべての組合せを見つける。
- ③ 原因の各組合せのためのデシジョンテーブルを作る。
- ④ すべての結果に対し、①～③を繰返す。




図4.5 グラフを追跡するときに利用される制約規則

#### 5 PROLOGによる実現

4章で述べた手順をプログラム化するに当たって、今後、各処理に設計者の知識を組込んでより効率的なテストデータ生成ができるようにするため、




図5.1 プログラム構成

プロダクションシステム手法の適用を図った。そのため、PROLOGを用いて、図5.1の構成で実現した。

すなわち、グラフィック端末から入力された仕様を、PROLOGの『事実』の集合（データベース）に変換する。4章の各処理ルールを、PROLOGの『ルール』で構成し、先のデータベースに順次このルールを適用して変換していく。

図5.2に実行例を示す。同図（a）がモデル仕様である。ただし、この例では、処理の内容は省略し、代りに英記号（a, b, ... A, B ...）を用いてある。同図（b）～（d）が入力および処理の途中のデータベースの内容をPROLOGの構文形式で表したものである。同図（e）が処理結果を表す。

#### 6 手法の評価と今後の課題

##### （1）評価

今回試作したプログラムは、処理手順の正当性の確認とPROLOGの適用性の評価を主眼としたプロトタイプであり、約200PROLOG節で作成した。

処理規模に制限があるため、ノード数20程度までの約10種のモデルを用いて、ハードウェア仕様記述から直接テストデータを作成できることが確認できた。

さらに、ノード数と処理時間の関係の一例として図6.1に示す結果が得られた。PROLOG処理系では、パターンマッチを常にデータベースの頭から行うため、全数検索に近い形で目的のデータが得られる。そのため、ノード数の増加に伴い、処理時間が急激に増加する傾向が見られる。

##### （2）今後の課題

これらの結果をふまえて、今後の課

題としては以下がある。

1) テストデータと仕様記述の量的把握：本手法を実用規模の仕様に適用して、生成されるテストデータ量と記述量を評価する。その結果、必要ならば、テストケース生成時の制約条件の他に対象を限定する適当なルールを設定して、規模の適正化を図る。さらに、PROLOGとLISPの併用等の処理の高速化手法を採用する。

2) 処理ルールの拡充：現在は前後の動作のみ考慮しているが、実用的なテストケースには、並列動作間の競合のような複雑な時間条件の考慮が必要である。このような時間条件を考慮した処理ルールの実現を図る。

## 7 むすび

ハードウェア仕様設計支援の一環として、機能テスト支援手法の検討結果を述べた。ここでは、①仕様の形式的




図6.1 処理時間




図5.2 実行例

記述のため、HCPチャートをハードウェア向きに拡張し、②原因・結果グラフ手法を適用して、仕様からテストデータを直接生成する手順を考案した。さらに、③約200PROLOG節のプログラムにより、この手順を実現し、本手順の正当性とPROLOGの適用性を明らかにした。

今後の課題は、実用規模のハードウェア仕様で、この手順を評価することと、さらに機能を拡充するため、時間条件の考慮や、テストケースの規模の適正化を図ることである。機能の拡

充については、プロダクションシステムの場合と同様に、ルールの追加という形で実現することが考えられる。

最後に、本検討に当り、御指導、御助言を賜わった、処理装置研究室、丹羽昭男室長、松浦洋征調査員、および、室員各位に深謝いたします。また、本プログラムのテストケース生成部の設計は、森田浩氏（大阪大学大学院工学研究科）によるものであり、ここに、感謝の意を表します。

#### 『参考文献』

- [1] 田代，津田：テスト用高級言語TPL；信学会論文誌Vol.J63-D No.11 p923-p930 (1980)
- [2] 菊地，村上，平川他：LSI テストプログラムの自動発生；情処第23回全国大会予稿集 1D-7 (1981)
- [3] J.A.Darringer:The Application of Program Verification Techniques to Hardware Verification;16th DA Conf. p375-p381 (1979)
- [4] 丸山：ハードウェアの機能設計段階における検証；情処論文誌Vol.21 No.5 p493-p503 (1980)
- [5] G.L.Smith,R.J.Bahnsen,H.Halliwell:Boolean Comparison of Hardware and Flowcharts；IBM J.RES.DEVELOP. Vol.26,No.1 p106-p116 (1982)
- [6] 花田，佐藤，松本他：コンパクトチャートを用いたプログラム設計法；情処論文誌Vol.22,No.1 p44-p50 (1981)
- [7] 小林，若林：ハードウェア仕様記述の一手法；情処第27回全国大会予稿集 5L-4 (1983)
- [8] G.J.Myers(長尾他訳)：ソフトウェアテストの技法；近代科学社 (1980)
- [9] 古川，野木，越智：機能テストのためのテスト項目作成手法について；情処ソフトウェア工学研資料16-2 (1980)
- [10] 齊藤，溝口：知的情報処理の設計；コロナ社 (1982)