

ブロック分割の編集機能を持つ VLSI チップフロアプラン

美馬健児 池田敏雄 川本栄二

(株) 東芝

1. はじめに

ポリセル方式ブロックの会話型フロアプラン作成支援ツールを作成した。本プログラムは、VLSI階層レイアウト CADシステムの1つのプログラムで、ポリセル方式ブロック部のセル配置問題を扱う。その特長は、ブロック分割の編集機能を用いて無効領域を減らすことである。

スタンダードセル方式LSIやゲートアレイのCADシステムでは自動配置プログラムが実用的に使われている。しかし、一般に集積密度や電気的特性の点から自動配置結果は、経験豊かな設計者にとって改善の余地が大きい。また、処理時間の面でも、配置問題が組み合わせ問題であるので、回路規模が増大すると実用的ではなくなる。

大規模回路に対して比較的良好な配置結果を得るために、セル配置処理を階層化することは有効であり、その試みはすでにいくつか発表されている[1,3,4,5,6]。なかでも[1]は、半自動的なフロアプランシステムであり、会話型指示入力により設計者の経験・知識を有効に取り入れることができる。筆者らはこの半自動フロアプラン作成システムの処理手順を基本とした会話型セル配置システムを開発した。本システムには、①ブロックをサブブロックに分割する、あるいは分割編集する、②サブブロックの形状と相対位置を決める、③サブブロック内のセル配置を決める、の3つの機能があり、それぞれ自動処理と会話処理とを自由に選択できる。ブロックの分割、および分割編集機能は、サブブロックをブロック内に配置するときに生じる無効領域を減らすに役立っている。

ブロック内に矩形のサブブロックを配置するときに、サブブロックの配置されない無効領域が生じる。この無効領域が大きいとブロック面積が増大する。これはサブブロックのブロック内への詰めあわせ（ブロックパッキング）が充分に行なえない場合に生じる。この無効領域を無くす手法として矩形以外のサブブロック形状を用いる試み[3]が発表されている。しかし、[3]ではブロックパッキングの後処理として、サブブロック形状を変形しているため、最終的なフロアプラン結果に設計者の意図を反映させることが困難である。本システムでは、サブブロックの分割、合成等の操作（分割の編集）によりブロックパッキングが容易なサブブロックを作りだすことができる。これにより、ブロックパッキングの段階で、サブブロック形状を矩形に保ったまま、サブブロックの極端な変形をせずに、サブブロック間の無効領域を、減少させることができる。

2. セル配置の階層化


本システムでは、良いセル配置を得るために、セル配置の階層化と会話型処理を導入している。

2.1 セル自動配置の問題点


自動配置プログラムによるセル配置結果は次のような点でレイアウト設計者にとって満足されないことが多い。

- ① 階層性をもたない配置アルゴリズムは、取り扱うセル数の増大に伴い、処理時間の増大が著しくなる。
- ② クリティカルパス等の考慮が充分なされていない。
- ③ シフトレジスタ等が設計者の意図通りの並び方にならない。

1セル行に連続して置くことにより、そのセル間の配線長が短くなることができる例（図1(a)）、あるいは順序を揃えることにより配線が



(a)



(b)

図1 配線長の短いセル配置の例

簡素化される例(図1(b))がある。

2.2 セル配置の階層化による問題点の解決

2.1で述べた問題点は階層化処理、セル配置の範囲の限定、セル並びの指定機能を導入することによって次のように解決することができる。

- ① 自動配置プログラムを部分回路ごとに使用し、部分回路のセル配置結果を合成することにより、計算機処理時間を短縮する。
- ② クリティカルパスに関するセル同士を、ひとつの部分回路に納め、これらをひとまとめにしてセル配置を行なうことにより、配線長の増大を防ぐ。
- ③ シフトレジスタ等のような接続関係が極めて密接なセル群は、同一セル行内に連続的に並べて配置する。また、配線を簡素化するためにセルの順序を揃える。

3. セル配置の会話型指示機能を付加したフロアプラン

高集積密度と良い電気的特性が実現できるセル配置を得るために、セル配置の階層処理と会話型指示機能を持つフロアプラン作成支援システムを開発した。設計者の経験と知識を生かすための会話処理と自動処理を自由に選択することができる。

回路分割の指定では、回路接続情報により自動分割ができるほか、設計された回路の階層性をそのまま生かすこともできる。また、分割状態が配置に適さないと判断されたときは、分割の編集により回路分割を変更することができる。

分割した部分回路は自動配置されるが、ブロック外との接続を考慮して、边上に配置すること、電気的特性を考慮して隣接して配置すること等、設計者があらかじめ特定の部分回路について、位置や形状を定めておくことができる。

部分回路内のセル配置、ブロック全体の中でのセル配置も自動で行なわれるが、設計者が改良修正することもできる。セルの移動はグラフィック画面を用いて、セルの大きさ、信号接続等を確認しながら行なうことができる。

3.1 用語

これまで述べてきた部分回路、および1セル行に連続して配置するセル並びを、本システムでは、それぞれ、サブブロック、およびセルグループと呼ぶ。これらの作成と解除は、ブロック分割による。セルグループは2.1③で例示した目的のため、複数のセルを1つのセルとして扱うものである。図2に、チップ、ブロック、サブブロック、セルグループ、セルの関係を示す。

3.2 フロアプランを使ったセル配置手順

フロアプランを使ったブロック内セル配置の基本的な手順を示す。

(1) ブロック分割

ブロック内のセルを複数のサブブロックに分ける。必要があればセルグループの指定を行なう。




図2 VLSIチップの構造

(2) サブブロックの初期配置

サブブロック相互の結合度が大きいものを近くに、小さいものを遠くに配置する。このとき、サブブロックの大きさ、形状は考慮しない。

(3) ブロックパッキング

サブブロックの変形、移動により、サブブロック間の重なりと無効領域を除去する。無効領域が大きいときブロック分割の編集を行ない、サブブロックをブロックパッキングが容易な大きさにして、再度ブロックパッキングを行なう。

(4) サブブロック内のセル配置

サブブロック単位にセルの配置を行なう。

(5) サブブロックの展開

サブブロックごとに求めたセル配置を展開し、ブロック内のセル配置を決める。

3.3 システムの機能

3.3.1 ブロックの分割と分割編集

サブブロックとセルグループを指定する。ブロックの分割は通常全処理の最初に行なわれるがブロックパッキングで満足される結果が得られないとき、分割編集機能により新らたな分割を求める。分割編集について4章で詳しく述べる。ここでは分割、分割編集機能について述べる。3種の分割手法は、互いに組み合わせて使用することもできる。

① データ指定分割

分割指定データにより、ブロックを分割する。このデータは、階層的回路接続記述言語から編集プログラムにより作成し、サブブロック名と所属するセルの情報とからなる。

② 自動分割

接続データをもとに、サブブロックに所属していないセルの中から、結合度の強いセル同士をまとめ、指定された数や大きさのサブブロックに分割する。

③ 会話型分割と分割編集

サブブロック、セルグループのセルを見ながら、グラフィックディスプレイで会話的に分割や分割編集ができる。その機能は、サブブロックに所属していないセルを選んでサブブロックやセルグループを作る、既に存在するサブブロックからセルを抜き出して新たなサブブロックやセルグループを作る、サブブロックやセルグループ間でセルを移動する、サブブロックやセルグループを解消する、等である。

3.3.2 分割の評価

分割を調整し、より良い分割状態にするための指標を得るために評価値を計算する。評価値としては、①サブブロック面積のばらつき、②サブブロック間の結線数、③セルから他のサブブロックへの結線数、④外部端子との接続関係等がある。

3.3.3 サブブロックの初期配置

各サブブロックの中心相互の相対位置をA R法[2]により決定する。このときサブブロックの大きさや形状は考慮されていない。(図3)

A R法では、サブブロック間の接続関係により吸引力と反発力を働かせ、全サブブロック間で力の平衡するサブブロック位置を求める。しかし、得られる位置はサブブロック間のみの接続関係だけで求めるので、予め




図 3 サブブロックの初期配置

外部接続信号に対し外部端子位置が指定されている場合には、良い配置結果が得られるとは限らない。従って、外部接続信号の端子位置が指定されている場合には、サブブロックと外部端子との接続関係や、端子が配置されているブロックの外形枠も考慮して、サブブロックの配置を行なわなければならない。

このため本システムでは、近接する複数の外部端子をまとめて、サブブロックと同等に扱うことにより、外部端子位置からも吸引力、反発力を働かせている。また、AR法において、吸引力と反発力による移動距離を調整し、各サブブロックの中心位置がほぼブロック外形枠内に収まるようにしている。さらに、一部のサブブロックの位置を固定し、他のサブブロック位置は自動で決めることができる。

3.3.4 ブロックパッキング

初期配置されたサブブロックをブロック外形枠内に無効領域や重なりの無いように変形、移動して詰める。ここでは変形は高さがセル行単位となるようにする。自動パッキングは、各サブブロックについて微小量だけ変形または移動を試行し、無効領域や重なりの減少する操作を選ぶことを繰り返すことにより行なう。人手指示によるパッキングでは、グラフィックディスプレイを使い設計者が対話型でサブブロックの移動、変形、属性変更等の操作ができる。

自動処理と人手指示を使い分けるため、サブブロックを位置と形状の固定ができるようにした。人手指示により一部のサブブロックの位置や形状を固定しておき、残りのサブブロックを自動パッキングさせることができる。このため、パッキング前にセル配置が決まっているものは形状固定としたり、外部との関係で配置すべき位置が決まっているものを位置固定としたりすることで自動パッキングに指示を与え、設計者の意図を容易に反映できる。

ブロックパッキング中に、サブブロックの大きさや構成が不適当であると判断したときは、ブロック分割の編集を行なう。ブロック分割の編集により、ブロックパッキングが容易となり、無効領域の発生を抑えることができる。ブロック分割の編集方法については4章で述べる。

3.3.5 サブブロック内セル配置

サブブロックごとにセル配置を行なう。他のサブブロック内のセルとの接続を考慮する必要があるので、サ

ブロック外形枠上に外部端子を設定する。外部端子はサブブロック内から外へ配線が行なわれるときの中継点とみなされる。外部端子位置はサブブロック中心間を結ぶ線分とサブブロック外形枠の交点に定める。自動配置プログラムは、ブロック内を一括して配置するものと同一である〔10〕。そのアルゴリズムは外部端子の位置が決定済であることを利用して、外部端子に接続するセルから順にブロック外側より配置して行き、次からは既配置セルとの接続の強い未配置セルから順に配置して、より内側へとセル配置を決定していく初期配置と、その改良処理から成っている。

人手指示によるセル配置プログラムは規則性の高いセル配置や特殊なセル配置が要求されるときに利用する。あらかじめそれらのセルは特定のサブブロックに入れておき、そのサブブロックについてセル配置図を表示させ、それを見ながら設計者が会話型で指示を入力し、セル配置を行なう。サブブロック内のすべてのセル配置を人手指示で行なう場合と、自動配置結果を修正して、設計者の意図を反映させる場合がある。


3.3.6 セル配置のブロック上への展開

サブブロックごとに得られたセル配置をブロック上に展開する。サブブロックに重なりがあるとき、セル配置にも重なりが生じるが、これは、セル行上で移動して解消する。サブブロック間のすきまは、ここでは解消しないが、最終的なセル配置データは、セル行内の順序であるため、左づめに移動して解消される。


4. ブロック分割の編集

ブロックパッキング時にサブブロックの分割、合成を用いてブロック分割の編集を行なうことができる。これにより無効領域を減少させると同時に、ブロックパッキングを容易にできる。


フロアプランの手法は、集積密度の高いブロックを作成するため、各サブブロック形状を内部配線の短い正方形に近い形で、かつサブブロック間あるいはサブブロックとブロック外形枠間の無効領域がなるべく小さくなるように、パッキングを行なうものである。このとき、サブブロック初期配置において、結合度の大きいサ



(a) 無効領域の発生



(b) サブブロックの極端な変形




(c) サブブロックの極端な変形

図4 集積密度低下の例


ブロックは近くへ、結合度の小さいサブブロックは遠くへ配置されるようにして求めたサブブロック位置は、なるべく動かさないようにしたほうが良い。ところが、ブロック分割もサブブロック初期配置もブロックパッキングを考慮したものではないため、ブロックパッキングでは、サブブロックの位置や形状を大きく変化させなければならなかったり、無効領域を残してしまったりすることがある。

4.1 無効領域の発生


図 4(a) に示す様な無効領域が生ずることがある。この理由は、本システムでは取り扱いが容易なためサブブロック形状を矩形としており、サブブロックの変形は、縦方向がセル行数で変化するため、それに伴い横幅も段階的にしか変化しないという制限があるためである。




(a) 均等化の例



(b) 合成の例



(c) 再分割の例



(d) 埋め込みの例

図 5 ブロック分割の編集手法

4.2 サブプロックの極端な変形

図 4(b), 図 4(c) に示す様な極端に細長く変形したサブプロックができることがある。この結果として配線量が増大し、プロックの集積密度が低下することが多い。細長いサブプロックができる原因是、サブプロック初期配置を維持し、かつ、無効領域を生じないように配置することに無理が生じたためである。

4.3 ブロック分割の編集手法

分割の編集は、次のような機能を基本操作として行なう。

(1) 均等化

サブプロックの大きさを均等にすると、ブロックパッキングが容易となることがある。図 5(a) に示す例では、大きさの不揃いなサブプロックを合成し、自動分割のパラメータ指定により、ほぼ均等な大きさのサブプロックを生成している。

(2) 合成

無効領域を生じさせる原因となっているサブプロックが比較的小さいときは、近傍のサブプロックに合成する。例を図 5(b) に示す。

(3) 再分割

大きなサブプロックを分割することにより、ブロックパッキングが容易になる。例を図 5(c) に示す。

(4) 埋め込み

無効領域に近傍のサブプロックを分割して作成したサブプロックを埋め込む。例を図 5(d) に示す。

5. 自動分割アルゴリズム

自動分割アルゴリズムは、接続関係の強いセル同士をまとめてゆくクラスタ成長法を基本にし、これに改良を加えた。クラスタ成長法の他、代表的な分割手法として最小カット法があるが、会話型システムとしての応答時間の点で問題がある。

本システムのアルゴリズム[7] の特徴は、サブプロックの核となるセルの抽出[8] を行なわないこと、ペアリング[9] ではなく同時に複数個のセルをまとめていくことである。これにより、互いに距離をおいて核を抽出する際の見積りの困難さを回避した。さらに、ペアリングに比べて、より広範囲にわたって接続関係を考慮することができ、より良い分割が得られた。

この自動分割アルゴリズムをブロック分割と分割の編集の各機能で共通に用いている。




図 6 無効領域減少の効果の実例

6. むすび

会話型フロアプラン作成支援システムを開発した。このシステムはスタンダードセル方式LSIの集積密度、電気的特性の改善を目的としている。そのために、セル配置に会話型処理と階層セル配置を導入することによって、設計者の経験と知識を反映した効率的な配置を可能にした。更にこのシステムではブロック分割と分割の編集機能を持たせることにより、回路のサブブロックへの分割の自由度を大きくすることにしている。この機能によってサブブロックのブロック内への配置の際に生じる無効領域を減らすことによって集積密度の向上を図っている。分割編集機能による無効領域減少の効果の実例を図6(a),(b)に示す。図6(a)は、分割編集前のブロックパッキングの結果を示す。この図では無効領域（すきま）やブロック外への凸部が大きい。図6(b)では、1つのサブブロックを2つに再分割した後のブロックパッキングの結果を示す。無効領域が減少していることがわかる。

本システムを500～5000ゲートの回路で評価した結果、一括自動配置プログラムと比較して、集積密度で約10～20%、平均配線長で約15～30%の改善がされた。現在スタンダードセル方式LSIで利用され、集積密度に対する要求の強さにより自動配置プログラムと使い分けされている。

謝 辞

本論文をまとめるに当り、日本電信電話（株）厚木電気通信研究所の上田和宏氏には有益な討論と示唆を頂きました。深く感謝致します。

参考文献

- [1] 上田、北沢、原田 “VLSIチップフロアプランプログラム：CHAMP 設計自動化18-3 1983.9.20
- [2] 上田，“論理モジュールの配置手法とその評価，”電子通信学会論文誌'77/2, vol. J60-D, No. 2, 1977年2月 pp.151-158
- [3] 相沢、朝比奈、中村、杉山，“ポリセル方式LSIにおける配置手法”昭和60年度電子通信学会総合全国大会 414
- [4] 植沼、辻、村井，“LSIレイアウト設計におけるゲート割り付けプログラム”情報処理学会第29回全国大会予稿集 3K-10
- [5] Ralph H.J.M. Otten, "AUTOMATIC FLOORPLAN DESIGN" Proc. of 19th DA Conf. pp261-267
- [6] B.T. Preas and C. W. Gwyn, "METHODS FOR HIERARCHICAL AUTOMATIC LAYOUT OF CUSTOM LSI CIRCUIT MASKS" Proc. of 15th DA Conf. pp206-212
- [7] 池田他, “スタンダードセルLSIのフロアプラン作成支援システム－自動分割－”情報処理学会第30回全国大会予稿集 5J-2
- [8] M. N. Weindling, "A Method for Best Placement of Units on a Plane" Proc. of DA Work shop, 1964
- [9] Donald M. Schuler and Ernst G. Ulrich, "CLUSTERING AND LINEAR PLACEMENT." Proc. 9th Annual DA Work shop, June 1972
- [10] 村方他, “機能ブロックを含むポリセル方式LSIのための配置手法”情報処理学会第29回全国大会予稿集 3K-6
- [11] 美馬他, “スタンダードセルLSIのフロアプラン作成支援システム－システム概要－”情報処理学会第30回全国大会予稿集 5J-1