

並列制御論理の合成

A SYNTHESIS OF CONCURRENT CONTROL LOGIC

大平 駿介 伊藤 誠
SYUNSUKE OHHIRA MAKOTO ITOH

山梨大学工学部
FACULTY OF ENGINEERING YAMANASHI UNIVERSITY

1. はじめに

本研究室では既にフローチャート形式の図面入力による、直列型の制御回路の自動合成システム[1]を開発している。このシステムにより、制御回路設計における図面入力方式の有効性が確認された。このとき残された課題の1つが、より高度で、高速な制御回路設計を可能にする、並列制御への拡張である。

並列で動作するシステムを図面の形で記述するものとして、ベトリネット[2]がある。本システムCOLD(COncurrent control Logic Design system)は、このベトリネットを基にして考えたフロー図で制御の流れを図面入力することにより、並列制御回路(直列型を含む)を自動合成する。COLDは図面エディタ、制御論理式生成部、およびフロー図レベル・シミュレータの3つの部分で構成されている。

また本研究室では既に、COLDが自動生成する積和形式の制御論理式を簡単化し、回路を合成するプログラムLEEXP[1]を開発しており、回路合成にはこれを用いているが、LISPを用いたパターンマッチングによる多段論理式の簡単化プログラムBES(Boolean Expression Simplification program)を試作したので、本稿ではこれを紹介する。BESは人間が与えたルールに従い、論理式を簡単化するプログラムである。

LEEXPまたはLISPによる論理式処理プログラムBESの出力した論理式は、会話型階層図面記述システムCATS[3]の論理式入力コマンドにより回路図面化することにもできる。

本稿ではCOLD、BES、CATSによる図面化の順に述べる。

2. システム構成

本研究室の論理設計部のシステム構成を図1に示す。

COLD : 並列制御回路の設計システムであり、図面より制御論理式を自動合成する。

LEEXP : 論理式を簡単化し、簡単化後の論理式、およびPLAパターン、または機能素子を自動合成するプログラムである。

BES : データ駆動型の論理式処理プログラムである。

CATS : 図面入力方式の会話型論理回路階層設計システムである。主にデータ処理部の記述に用いるが、ここではLEEXPまたはBESの出力した論理式の回路図面化に使用する。

GSIM : ゲートレベル・シミュレータである。




図1 論理設計システム

FSIM : 機能素子レベル・シミュレータである。COLD、CATSにより設計された論理回路はGSIMまたはFSIMにより論理検証できる。

以下、部品割当、部品配置、PCBルータの各システムを通して、プリント基盤への実装が可能となっている。

3. 並列制御図面の記述モデル

ベトリネット[2]はシステムを記述する一般的なモデルであるが、このままでは制御回路を設計するための図面としては使えない。そこでCOLDではベトリネットに基づき、順序回路間の同期、および並列実行を可能とする記述形式とした。すなわち、

- i. 順序回路に相当する直列制御部分を構成する状態（ブレース）に同一の系列名をつける。
- ii. 異なる系列の状態はトランジションを介して、同期を取ることができる。
- iii. トランジションより、異なる系列の複数の状態に同時に制御を移すことができる。

図2は基本的な記述例である。図形の形状は簡略化してある。図2のa～hは以下の動作を記述している。

- a. 状態S1から同系列のS2へ無条件で遷移する。
- b. 状態S1から同系列のS2へ条件Cで遷移する。
- c. 状態S1から同系列のS2へ条件C1 & C2で遷移する。
- d. 状態S1から同系列のS2へ条件C1 / C2で遷移する。
- e. 状態S1から条件C1で同系列のS2へ、条件C2で同系列の状態S3へ遷移する。ただしC1とC2は同時に成り立たないとする。
- f. 同系列の状態S1、またはS2から同系列のS3へ遷移する。ただしS1とS2は同系列のため、同時に発生することはない。
- g. 系列Aの状態S1と系列Bの状態S2の同期を取り、系列AのS3と、系列BのS4へ遷移する。
- h. 系列Aの状態S1と系列Bの状態S2の同期を取り、S1から系列Aの状態S3へ遷移する。




図2 基本記述例

4. 記述形式

COLDでは上記のモデルを記述するために、図3に示すような図形を用いる。図3のa～gの各図形は次のような意味を持っている。

a. 状態ブレース

制御の状態を表す図形である。図形内部のテキストは以下の情報を持っている。

状態名 : 状態ブレースの名前である。(ラベルを利用してなければ省略可能)

出力信号名 : その状態で値が1となる出力信号名。

動作系列名 : 系列の名前で、同一系列内の2つ以上の状態に同時に制御




図3 COLDの図形

が移ることではない。

初期トークン：トークンとはベトリネット、現状態を示すのに使われるマークである。フロー図の初期トークンは、リセット信号で設定される状態を示す。各系列ごとに1つだけ指定する。TOK は初期トークンが設定されていることを示し、/// は初期トークンがないことを示す。

状態割当：各系列ごとに設定されるD型フリップ・フロップの集合に対する、状態割当符号を示す。8ビットの2進表示で示され、未定義のものはUNDEFINEと表示される。

b. 入力ブレース

制御回路に対する外部からの入力信号を表わす図形である。図形内には入力信号名を記述する。

c. トランジション

状態遷移条件を表わす図形である。ゝは否定条件を表わす。図形内にはトランジション名を記述する。(ラベルを利用していなければ省略可能)

d. アーク

制御や信号の流れを表わす。

e. 状態ラベル

図形内のラベル名と同じ状態名を持つ状態ブレースと等価な図形である。アークが複雑になって接続し難い場合に、目的の状態ブレースの代用とする。

f. トランジションラベル

機能は状態ブレースと同じで、トランジションに対して用意されたものである。

g. コメント

図面のドキュメンテーションを良くするために、図面の任意の位置に、任意のサイズで、XまたはY方向にASCII文字列を表示できる。またアークを単なる線として使い、コメントを囲んで表などの作成に用いることもできる。

各図形の矢印はアークを接続する端子で、アークの方向を示している。トランジションの否定端子には矢印がないが、これはトランジションへ入る向きである。各図形で、同方向(図形内に向いているか、図形外かという意味で)の矢印は、図面上でアークを接続し易いように設けたもので、そのいずれに接続しても同じである。ラベルについても同様である。

5. アークの条件とネット

図形間を接続しているアークは条件式とみなすことができる。図形の矢印を端点とし、互いに結線されたアークを「ネット」とすると、それぞれのネット上のどの位置も同じ条件式を満たしている。

状態ブレースとトランジション(および、それらのラベル)では、入力方向の矢印の端子上での接触の意味が異なる。状態ブレースではOR条件となり、いずれかのネットが満たされればその状態へ遷移することを示す。トランジションではAND条件となり、すべてのネットの論理積が遷移条件となる。図4はこれらの例を示している。ネットは矢印の端子上で分離されるので、端子上でアークが接触していてもそれらは別のネットとなる。従って図4のa~dは、

a. ネットがトランジションへ入る

AND条件: $C1 \& C2 \& C3$

b. ネットが状態ブレースへ入る

OR条件: $T1 / T2$

c. ネットがトランジションの端子上で接触する

AND条件: $(C11 \& C12 \& C13) \& (C21 \& C22)$

ただし、それぞれのネット単位では、左のネットが $C11 \& C12 \& C13$ 、右のネットが $C21 \& C22$ である。

d. ネットが状態ブレース端子上で接触する

OR条件: $(T11 / T12) / (T21 / T22)$

ただし、それぞれのネット単位では、左のネットが $T11 / T12$ 、右のネットが $T21 / T22$ である。




図4 ネットの条件

COLDのフロー図上では、状態ブレースの自己ループを記述しなくても良い。COLDはある状態ブレースの状態遷移条件を求め、それ以外の場合は自動的に自己ループであるとする。

6. COLD

COLDは大きく分けて、図面エディタ、図面から制御論理式を自動合成する部分、フローレベル・シミュレータの3つで構成されている。

(1) 図面エディタ

COLDの画面構成を図5に示す。マウスを用いた会話型のフロー図の図面エディタで、コマンドメニュー・メッセージ領域の指示に従って図面を編集する。メッセージは日本語表示であり、理解し易い。消去系のコマンドについてはUNDO機能を持たせてあり、誤操作により消去してしまった図形や文字列などを元に戻すことが可能である。ほとんどの指示はマウスとそのスイッチで可能であるが、文字はキーボードからの入力となるので、ラインエディタを用いてコメントなどの長い文字列の入力、編集をし易いようになっている。コマンドには次のものがある。

【入力】：状態ブレース、入力ブレース、トランジション、アーク、状態ラベル、トランジションラベル、テキスト

【移動】：図形、テキスト 【修正】：テキスト

【消去】：図形、テキスト

【描画】：画面、白黒ハードコピー、カラーハードコピー

【ウィンドウ変更】 【シミュレーション】

【ロード】：図面 【セーブ】：図面、論理式

【ディレクトリ表示】 【初期化】

(2) 制御論理式合成

COLDは図面のエラー・チェックを行なったのち、4. で述べたアークの条件に従い、D型フリップ・フロップのデータ信号端子に対する論理式と、制御回路からの出力信号の論理式を図面より自動合成する。D型フリップ・フロップの入出力端子名は自動的に、“D” + “動作系列名” + “状態割当符号ビット番号”、“Q” + “動作系列名” + “状態割当符号ビット番号”となり、Qの否定は’Q. . . となる。COLDは論理式と同時に、すべての未使用の状態割当符号の論理和を冗長項として出力する。これは論理式の簡単化に利用される。

論理式のフォーマットは、

\$EXP (信号名, 論理式, 冗長項)

または冗長項がない場合、

\$EXP (信号名, 論理式)

である。

論理式には演算子として、& : AND、/ : OR、% : EXOR、^ : NOTが利用でき、() : 括弧を多重に含んでも良い。







図5 COLD画面構成



a



b



c

図6 シミュレーション

COLDは、並列制御回路全体を直列の動作系列に分割して合成する。1つの状態ブレースに1つのフリップ・フロップを割当るわけではないので、状態割当のときに各直列動作系列の制御回路のフリップ・フロップ数を最小にすることができる。

(3) フロー図レベル・シミュレータ

COLDでは、図面上でフロー図の動作をインタラクティブにシミュレーションできる。ただしこれはフロー図の正当性を検証するものであり、自動合成される回路の信号の遅延などの検証は、ゲートレベルまたは機能レベル・シミュレータで検証しなければならない。

シミュレーションを始めると、まず以下の「文法的」誤りが検出される。

ラベル名なし：状態ラベル、トランジションラベルの中に該当する名前のないものがある。

系列名なし：状態ブレースの中に、動作系列が記述されていないものがある。

状態割当なし：状態ブレースの中に、状態割当されていないものがある。(シミュレーション時には必要ないので無視しても良い。)

次に、現在のアクティブな状態ブレースと、入力ブレースをマウスで指定するとトークン(図形を囲む枠)が表示される(または、既にトークンのあるものはそれが消える)。そしてシミュレータを起動すると状態遷移を起こす(発火)トランジションが示され、1クロック後の制御状態にトークンが移動する。ここで再び現状態のインタラクティブな指定モードになるので、変更する箇所を指定して、続けてシミュレーションを行なう。ユーザはトークンの移動を見ながらフロー図の動作を追うことにより、フロー図の記述ミスを発見できる。

また、次に示す「本質的な」エラーを検出できる。

トークンなし：ある系列の状態ブレースの中で、現状態を示しているものがない。

トークン重複：ある系列の状態ブレースの中で、複数のものが現状態を示している。

図6はシミュレーションの1シーンで、a. 現状態→b. 発火するトランジションの表示→c. 次状態、を示している。

7. COLDのデータ構造

(1) 図形テーブル

図形テーブルを図7に示す。COLDはPASCALで記述されており、図形テーブルは可変レコードを利用して、状態ブレース、入力ブレース、トランジション、状態ラベル、トランジションラベルのデータを記憶している。




図7 図形テーブル

(2) コメントリスト

コメントリストを図8に示す。コメントは1文ずつ1つのセルに記憶され、それらは表示座標、表示方向、表示色、文字サイズ、文字列の情報を持った線形リストの形でリンクされている。




図8 コメントリスト

(3) アークリスト

アークリストを図9に示す。アークは各線分に分解されて記憶される。線分の端点のY座標値が等しいものは同一のYヘダーに、X座標値で昇順にソートされる。また端点のセルには、線分のその端点の反対側の端点座標値がリンクされている。従って、線分は間接的な双方向リストとなっている。これはアークの条件を調べるときやシミュレーション時に、線分の探索が容易に行なえるようにするためである。




図9 アークリスト

8. COLDの例

図10にa. COLDによる設計例を示す。これは図10bに示すような、パラレル・データを受信してシリアル・データとして送信する回路のコントローラである。フロー図で、左のA系列は受信側、右のB系列は送信側を制御する。図11は自動合成された論理式、図12はLEEXPにより簡単化された論理式、図13は合成された機能素子の一部である。この例についてはBESでも同様の結果を得ている。

図10は次のような動作を記述している。

A系列（受信側）

状態：動作

A0: RDY=1として、外部からパラレル・データが送られる（RECV=1）のを待つ。（初期トークン）

A1: GET=1として、パラレル・データを受信用のレジスタへ一時的に保存する。

A2: 送信側制御回路が作動していたら、送信用のシフトレジスタがあくのを待つ。

A3: LOAD=1として、パラレル・データを受信用のレジスタから送信用のシフトレジスタへ移す。

B系列（送信側）


状態：動作

B0: 外部回路がシリアル・データを受信可能になるまで（BUSY=0）待つ。CLEAR=1として、送信ビット数を数えるカウンタをクリアする。


B1: TRANS=1とし、カウンタを見て全ビットが送信される（FIN=1）のを待つ。

B2: 受信用レジスタにデータがなければ、パラレル・データを受信されるのを待つ。（初期トークン）

A系列とB系列はシフトレジスタを共有しているため、制御回路は両系列がこれを同時にアクセスしないように設計しなければならない。A2という状態がこれにあたり、受信側は必ず送信が終わり、シフトレジスタがあくのを待ってからデータを送る。A3の前のトランジションが複雑になっているのは、いかなる状況でもむだなクロックなしでA3に状態遷移できるようにしたためである。一般に送信の方には多くのクロックを必要とするが、その間でも受信側は動作できるため、



a. COLDによる設計例



b. 回路構成

図10 並列制御回路の設計例

```
$EXP(DA1,*QB1&*QB0&*QA1&QA0/QA1&QA0&*(RECV)
/QA1&QA0&RECV/QA1&*QA0&*(^QB1&*QB0
/QB1&*QB0/*QB1&QB0&FIN/*QB1&QB0&*(FIN)
,QB1&QB0)
$EXP(DA0,*QB1&*QB0&*QA1&QA0/QA1&QA0&*(RECV)
/*QB1&QB0&FIN&*QA1&QA0/QA1&*QA0
&*QB1&QB0&FIN/QA1&*QA0&*QB1&*QB0
/*QA1&QA0&*(^QB1&*QB0),QB1&QB0)
$EXP(DB1,*QB1&*QB0&*QA1&QA0/QB1&*QB0&*(^BUSY)
,QB1&QB0)
$EXP(DB0,QB1&*QB0&*BUSY/*QB1&QB0&*(FIN),QB1&QB0)
$EXP(RDY,QA1&QA0,QB1&QB0)
$EXP(CLEAR,QB1&*QB0,QB1&QB0)
$EXP(GET,QA1&*QA0,QB1&QB0)
$EXP(TRANS,*QB1&QB0,QB1&QB0)
$EXP(LOAD,*QA1&QA0,QB1&QB0)
```

図11 合成された論理式

同じ周期のクロックであれば、受信と送信を順次行なう制御よりも速く動作する。

9. BES

LEEXP[1]はPLAに対応させるために、論理式を積和形式の2段回路に展開しているため、多段回路の簡単化をそのまま行なうことは不可能である。また簡単化の手法がプログラム組み込みであるため、簡単化の能力を上げるにはプログラム自体の変更が必要である。

BESはLISPとPROLOGで記述されており、論理式に人間が与えたルールを適用して、局所的2段回路の簡単化を行なうプログラムである。ルールを外部から与えられるため、BESの能力を上げることは容易である。

BESはパターンマッチングによるルール適用部と、ルール検証部から構成されている。

```
$EXP(DA1,'QB1&'QB0&QA0/QA1&QA0)
$EXP(DA0,QA0&'RECV/QB0&'QA0&FIN
/'QB1&'QB0&QA1&'QA0/'QA1&QA0)
$EXP(DB1,'QB1&'QB0&'QA1&QA0/QB1&BUSY)
$EXP(DB0,QB1&'BUSY/QB0&'FIN)
$EXP(RDY,QA1&QA0)
$EXP(CLEAR,QB1)
$EXP(GET,QA1&'QA0)
$EXP(TRANS,QB0)
$EXP(LOAD,'QA1&QA0)
```

図12 LEEXPによる簡単化

```
.DFF((DA1,DA0),(@RST,@RST),(@T,@T)
,@CLK,@CLK,@CLK),(QA1,QA0),('QA1','QA0))
.DFF((DB1,DB0),(@T,@T),(@RST,@RST)
,@CLK,@CLK,@CLK),(QB1,QB0),('QB1','QB0))
.INV(BUSY,'BUSY)
.ANDS((QA1,QA0),RDY)
.ANDS((QA0,'RECV'),@POA5)
.ANDS((GET,@POA1),@POA9)
.ORS((RDY,@POA6),DA1)
.ORS((LOAD,@POA5,@POA7,@POA9),DA0)
.ORS((@POA4,@POA8),DB1)
.ORS((@POA2,@POA3),DB0)
```

図13 合成された機能素子(一部)

(1) パターンマッチング

論理式は内部で前置き記法で記憶される。例えば、 $A \& B / C \& \sim D \& (E / F)$ は、 $(/ (\& A B) (\& C (\sim D) (/ E F)))$ となる。従ってルールも同じ形をしている。信号線にマッチングする記号として、 $\#$ 、 $(* * n)$ 、 $(* n)$ がある。ここで n は0以上の整数である。これらは以下の意味を持つ。

a. 値が未定のとき(第1次マッチング)

$\#$: 演算子の次の信号線とマッチングする。

$(* * n)$: $\#$ を除いた残りの1本の信号線とマッチングする。

$(* n)$: $\#$ を除いた残りのすべての信号線とマッチングする。

b. 値が既に決まっているとき(第2次マッチング)

$\#$ 、 $(* * n)$ 、 $(* n)$ のいずれも位置に関係なく、同一の信号線とマッチングする。

マッチングの例を次に示す。(==でマッチングすることを示す。)

$(\& A B)$ と $(\& \# (* * 0))$ は、 $\# = A, (* * 0) = B$ のようにマッチングする。

$(/ A B C)$ と $(/ \# (* 0))$ は、 $\# = A, (* 0) = B C$

$(\& A (/ B C))$ と $(\& \# (* * 0))$ は、 $\# = A, (* * 0) = (/ B C)$

$(/ (\sim A) (\& B (\sim A) C))$ と $(/ \# (\& \# (* 0)))$ は、 $\# = (\sim A), (* 0) = B C$ で、このとき、 $\&$ 内の $\#$ は $(\sim A)$ と第2次マッチングする。

マッチングでは最初に $\#$ の値が決まらなければならない。なぜなら第1次マッチングでは、 $(* * n)$ や $(* n)$ は「残りのもの」という定義だからである。

また $\#$ のマッチングを入力された論理式のままで行なっていたのではマッチングしない場合がほとんどである。例えば、 $(\& A B (/ B C))$ と $(\& \# (/ \# (* * 0)) (* * 1))$ は、 $\# = A$ となり、 $(/ B C)$ の中には A がいないためマッチングしない。ところが式を $(\& B A (/ B C))$ とすると、 $\# = B, (* * 0) = C, (* * 1) = A$ にマッチングするのである。

そこで、論理信号の可換性、および負論理表現との等価性を考慮して、以下の2点についてマッチング機能を高めた。

i. 第1次マッチングでは、信号がマッチングしない場合、演算子の次の信号($\#$ に相当する)を別のものに取り替えて再びマッチングを試みる。そしてすべての試みが失敗した時点で、マッチングしないと結論する。この信号線の取り替えを全レベルに対して行うことは、処理時間の上で現実的ではないので、対象の部分論理式の2段目までについて行なっている。(局所的2段回路の簡単化)

ii. 論理の表現によっては等価なものも存在する。例えば、 $(\& A (\sim B))$ と $(\sim (/ (\sim A) B))$ は負論理表現になっているだけで、その値は等しい。また、 $(\& A B C)$ と $(\& C A B)$ は信号線の順番が違っているだけで、実際には等しい。BESのマッチング関数は、負論理表現と信号線の順番の違

いを等価なものとしてマッチングさせる。これは2段に限らずに判断される。次の例はマッチングできる。

$(\& (/ A B) (\wedge (\& (\wedge B) (\wedge A))) C)$ と $(\& \# \# (\# \# 0))$ は、 $(\wedge (\& (\wedge B) (\wedge A))) = (/ B A) = (/ A B)$ なので、 $\# = (/ A B), (\# \# 0) = C$ 。

BESのマッチングは論理式の括弧の深いレベルから行なわれ、あるルールが成立すると変換された論理式に対して、再び初めからマッチングを行なう。そして、論理式のあらゆるレベルで、あらゆるルールがマッチングに失敗した時点で処理を終了する。

(2) ルール記述

ルール記述には上記の記号を用いた、プロダクション方式を採用している。プロダクションルールは、第1演算子により分類されて記憶する。これにより、全く違う演算子のルールとマッチングを試みるという無駄を省くことができる。個々のルールの形は次の通りである。

(マッチングさせるパターン マッチングしたら変換するパターン)

変換するパターンの記号は、マッチングした値に置き換えられる。例えば、 $\&$ のルールに $(\# \# (\# \# 0)) (\& \# (\# \# 0))$ があれば、 $(\& A A B)$ を $(\& A B)$ に変換することができる。ルールは第1演算子で分類されているので、マッチングさせるパターンの第1演算子は省略されている。各第1演算子ごとのルール群は次のようになっている。

(第1演算子 ルール1 ルール2... ルールn)
パターンマッチングはルール1から順に試みられる。

(3) ルール検証

ルールの記述を人間だけに任せていたのでは、間違いがおこることがあり得る。例えば上の例で、 $(\# \# (\# \# 0)) (/ \# (\# \# 0))$ というルールがBESのデータに存在すると、 $(\& A A B)$ は $(/ A B)$ に変換されてしまう。このような誤りを防ぐために、BESは人間が入力したルールのマッチングさせるパターンと、マッチングしたら変換するパターンが論理的に等価かどうかを検証する。この検証にはLISPで記述されたPROLOG[4]を用い、マッチングさせるパターンと、マッチングしたら変換するパターンの排他的論理和を取り、その値を1(不一致)として、PROLOGのバックトラックにより、入力信号線のすべての組み合わせがこれを”満足しない”ことを調べている。これを満足するものがあった時点で、そのルールを誤りとしてエラー表示する。従って、ルールに論理的な誤りが入り込むことはない。

ルールはBESシステムとは別のファイルに保存されるため、論理段数の減少、信号線数の減少など、処理の目的に応じたルール群に分類していくつかのルール・ファイルにすることができる。BESはこのルール・ファイルの切り換えコマンドを持ち、処理に適当なルール群でBESを動作させられる。

図14にBESにより論理式が処理されて行く過程を示す。

BESの問題点はルールの適用順序によって結果が変わる可能性があるということと、処理時間である。プロダクション・ルールによる”しらみつぶし”の方法のため、ルールの増加と論理式の複雑化に伴い処理時間が増加する。現在はCP/M-80上のmu-LISP上で動作させているためメモリに余裕がなく、処理時間の大半をガベージコレクションが占めているため実用的ではない。また、パターンマッチングの能力があまり高くないために、良く類似したルールをいくつも記憶させなければならず、現在の全ルール数が150を越えていることも、メモリ効率の悪さの1つの原因である。ただしこれは試験のためにルールを分類せずに記憶させた結果であり、処理の目的に応じてルールを分類して、いくつかのルール群のファイルに分ければ、ある程度減少すると思われる。

```
BES>^(^A&B/^B&A)%(C/D)&^D)
Expr:(% (^ (/ (& (^ A) B) (& (^ B) A))) (& (/ C D) (^ D)))

Befr:(/ (& B (^ A)) (& (^ B) A))
Rule:((& # (* 0)) (^ (/ # (* 0))))---->(^ (% # (* 0)))
Afr: (^ (% B (^ A)))

Befr:(^ (^ (% B (^ A))))
Rule:((^ #))---->#
Afr:(% B (^ A))

Befr:(& (^ D) (/ C D))
Rule:((^ #) (/ # (* 0)))---->(& (^ #) (* 0))
Afr:(& (^ D) C)

Befr:(% (& (^ D) C) (% B (^ A)))
Rule:(# (% 0))---->(% # (* 0))
Afr:(% (& (^ D) C) B (^ A))

Source expression is ^(^A&B/^B&A)%(C/D)&^D)
Final expression is ^D&C%B% ^A
```

図14 BESの処理過程

10. CATSの論理式入力コマンド

CATSは本研究室で開発した、図面入力方式の会話型論理回路階層設計システムである。CATSは論理式入力コマンドを持ち、組み合わせ回路を論理式の形で入力して、ゲートレベル・シミュレータGSI M用のゲートレベル素子を用いた回路図面に展開する。使用する素子は、AND 2（2入力AND）～4、OR 2～4、NAND 2～4、NOR 2～4、INV、EXOR 2、EXNOR 2である。

論理式は初め、CATS内部で図15のように2分木構造に展開される。その後この2分木は以下のような処理を受ける。

a. 多入力化

木上で連続した演算子を許される範囲内（ANDなら4入力まで）でまとめ、木を多分木構造とする。

b. 負論理化

負論理化すると、インバータが減少するときに行なう。

例 (& (^ A) B (^ C)
(^ D)) ->
(^ (/ A (^ B) C D))

c. 直列インバータの削除

(^ (^ 信号A)) の不要なインバータを削除し、信号Aにする。

d. インバータの吸収

NAND、NOR、EXNORを利用する。

例 (^ (& . . .)) -> (^ & . . .) にする。

処理は、a -> b -> c -> a -> d の順に行なわれる。図15の木は図16のようになる。

木が完成するとCATSは木構造の演算子（素子）に座標を割当て、それを仮表示する。ここでインタラクティブな素子の配置修正モードになるので、配置改善をした後、自動配線を行ない図面化する。

図17は、COL Dで設計した図10の制御回路を論理式入力コマンドを用いて図面化したものである。図17の回路図面上で、上の2つのF. FがA系列、下の2つのF. FがB系列の順序回路のものである。

11. おわりに

COL D、LEEXP、CATSはCP/M-86上でPASCAL MT+86で記述されている。BESはCP/M-80上でmu-LISPで記述されている。

COL Dにより、本研究室では図面入力による並列制御論理回路の設計を行なえるようになった。図面入力の利点は、記述の直感的な理解のし易さにある。特にCOL Dのフローレベル・シミュレータは、フロー図の誤りを設計の時点（図面入力時）で発見できるため、素子化した後に素子レベルで検証を行なうよりも修正が容易である。




図15 2分木への展開




図16 最終的な木

COLDの今後の課題は、自動状態割当と動作系列の自動割当である。また、BESはより大きなLISP上に移植して試験、改良をしていく予定である。

<参考文献>

- [1] 伊藤誠、大平駿介：「制御フロー図面の入力と論理合成」、設計自動化研究会資料1984年6月
- [2] J.L.Peterson：「ベトリネット入門」、共立出版
- [3] 伊藤誠、大平駿介：「パソコンを用いた、制御フロー図の入力と制御論理の自動合成」、情報処理学会全国大会1984年後期
- [4] 中島秀之：「Prolog」、産業図書・コンピュータ・サイエンス・ライブラリ




図17 図面化例