

## F P L A のワンカット行疊み込み

井口 幸洋・向殿 政男

(明治大学・工学部)

P L A (Programmable Logic Array)の面積削減法に、隙間を利用してP L Aの行や列を疊み込む方法がある<sup>1)-12)</sup>。その1つとして、著者らは、行疊み込みにおいて切断点を縦1列に揃えたワンカット行疊み込みアルゴリズムを提案した<sup>11)</sup>。

疊み込み手法は、従来、マスクP L A向きの手法であったが、本報告では、ワンカット行疊み込みをフィールドでも可能にしたF P L A (Field PLA)の構造を提案する。更に、その為の一疊み込みアルゴリズムについて簡単な実験を行なったので、その結果について述べる。

### § 1. はじめに

組合せ論理関数をL S I上で実現するのに適した方法にP L A (Programmable Logic Array)を用いるものがある。しかし、P L Aを用いて論理関数をそのままL S I上に実現すると、通常、隙間が多く、シリコン面積の損失や信号遅延の点から得策ではない。そこで、面積削減の方法が種々提案されている。例えば、多出力論理関数の簡単化を行なうもの<sup>14)-16)</sup>、入力デコーダを用いるもの<sup>17)</sup>、出力アクティブレベルの選択<sup>17)</sup>、禁止入力パターンのDon't care化<sup>18)</sup>、疊み込み<sup>1)-12)</sup>等が提案されている。

疊み込みとは、P L Aの隙間を利用して行や列を疊み込み、トポロジー的に面積を縮小する方法である<sup>1)</sup>。行疊み込みは、互いに列を共有しない2つの行(積項線)を切断点を用いて1本の行に配置する疊み込み法である。筆者らは、行疊み込みにおいて切断点を縦1列に揃えたワンカット行疊み込みアルゴリズムを提案した<sup>11)</sup>。

疊み込み手法は、マスクP L A向きの手法であったが、本報告では、ワンカット行疊み込みをフィールドでも可能にしたF P L A (Field PLA)の構造を提案する。更に、その為の一疊み込みアルゴリズムについて簡単な実験を行なったので、その結果についても述べる。本稿では、2章でワンカット行疊み込みについて述べ、3章で疊み込み可能なF P L Aの構造、プログラム方法について論じる。次に、4章で最適なワンカット行疊み込みを求めるアルゴリズムについて紹介し、5章では実験例を示す。最後に問題点、これからの方針について述べる。

### § 2. P L A 行疊み込み

#### 2.1 P L A のモデルについて

疊み込みを施す前のP L Aの例を図1に示す。左側の垂直線は入力線であり、入力とその否定がAND平面に入り、そこで水平線により積項を形成する。そして、OR平面で各出力に関して必要な積項のORがとられ、右側の垂直線の出力線に出力される。尚、○印は、そこにトランジスタが存在することを示している。




図1. P L Aの例

#### 2.2 P L A ワンカット行疊み込み

行疊み込みは、共通部分のない2つの積項線を見いだし、途中に切断点を入れることにより、2つの行対を1本の行に配置し、P L Aの面積を削減する方法である。

疊み込みに於いて、切断点は、実現すべき論理関数や疊み込みアルゴリズムによってさまざまな位置に入る可能性がある。本論文で扱うワンカット行疊み込みは、疊み込み後のP L Aの構造をOR-AND-OR (AND-OR-AND)に固定し、切断点の存在を縦1列にのみ制限した行疊み込みで

ある 11)。図 1 の P L A にワンカット(OR-AND-OR)行畳み込みを施した例を図 2 に示す(以後、本稿では OR-AND-OR 構造を取り扱う)。




図 2. 図 1 の P L A にワンカット行畳み込みを施した例

### § 3. F P L A の畳み込み

2 章で述べたように従来の方法による畳み込み後の P L A では、切断点は、さまざまな位置に入る。ワンカット行畳み込みに於いても、切断点は縦 1 列に入るが、それが何列目に入るか、又、左側の出力線、右側の出力線の個数はいくつになるかは、その論理関数や畳み込みアルゴリズムに依存する。よって、畳み込み手法は、マスク P L A 向きの面積削減法であり、F P L A に適した手法ではない。

F P L A に於いては、マスク P L A のように面積を縮小するのが目的ではなく、1 つのチップでなるべく多くの論理関数を実現するのが目的となる。同一チップ内での限られたシリコン面積で、より多くの積項を実現できるとすれば、それは、有効なことである。例えば、20 積項を実現できるシリコン面積の F P L A がある時、実現しなければならない関数の積項数が 25 個であったとする。今、この F P L A が畳み込み可能で、5 行畳み込めば、2 チップの代りに 1 チップで実現する事ができる。

本章では、畳み込み可能な F P L A の構造を提案する。

まず、ヒューズ型の F P L A の構造を図 3 に示そう。F P L A では、ユーザーが、必要なダイオード及びトランジスタのみを残し、不要な部分のヒューズを溶断することによって、必要な論理関数を実現する。

ワンカット行畳み込みでは、切断点の存在が縦 1 列のみに許されている。この切断点の位置をさらに AND 平面内の中央に制限することで考える。図 3 の F P L A でまず OR-AND-OR 構造

にし、AND 平面内の積項線の中央にヒューズを設けた F P L A を提案する(図 4 参照)。すると、この F P L A では、ワンカット行畳み込みが AND 平面中央のヒューズを溶断することで可能となる。




図 3. F P L A の構造例




図 4. ヒューズを AND 平面内に配した P L A

次に、この F P L A の畳み込み用ヒューズのプログラム法を考えてみよう。 $i$  行目の畳み込み用ヒューズの溶断は、 $i$  行目のヒューズをはさんで左と右との間でプログラム用の電流を流すことを行なうが、付加回路が必要である。通常の F P L A のプログラム用回路に変更を加える程度で実現できないか検討してみよう。

F P L A に於いて不要なヒューズを溶断する方法は次の通りである。 $i$  行  $j$  列目の交点のヒューズを切断するには、 $n$  行のうちからただ 1 つ  $i$  行を、 $m$  列の内から  $j$  列目のみを選び、プログラム用の電流を流すことを行なう。畳み込みヒューズ切断用に列を 1 本追加してみよう(図 5 参照)。




図5. FPLAの量み込み用ヒューズの溶断

i行目の量み込みヒューズを溶断する為には、量み込み用の列( $k$ 列)とi行目を選択し、プログラム用の電流を流すことで行なえばよい。尚、FPLAの運用時には、 $k$ 列目はハイレベルにすれば、その存在は無視できる。

ここで、量み込みヒューズ付きFPLAのプログラムの手順を示そう。

#### FPLAプログラム手順

与えられたPLAパターンに対して

1. 4章で述べる量み込みアルゴリズムを用いて量み込みを求める。
2. 1で得られた量み込みをもとに、FPLAの列と行にそれぞれ入出力と積項を割り当てる。
3. 各交点にあるヒューズで不要なものを溶断する。
4. 量み込みヒューズを溶断することで量み込みを得る。

#### § 4. 量み込みアルゴリズム

本章では、ワンカット量み込みの切断点が縦1列である特性を利用した量み込みアルゴリズムを提案する。次に、3章のFPLAへの利用の為の変更点について述べる。

以下簡単の為にPLAの構造を次のように簡略化して図示することとする(図6参照)。つまり入力線において、肯定と、否定の両方を併せて図示する。入力部に、2ビットデコーダを用いた場合も同様に扱う。尚、これは、ある入力線の肯定側と否定側の間に、切断点を許さないワンカット行量み込みだから可能なのである。




図6. 量み込み時の列の取り扱い方

#### 4.1 従来の行量み込みアルゴリズム

通常の行量み込みでのアルゴリズムについて簡単に紹介しよう。詳細については文献5)を参照されたい。

まず、PLAパターンに対して、行を頂点とするグラフを描き、互いに量み込むことが不可能な頂点同志を無向辺で結ぶ。次に、量み込みを表わす有向辺(始点の頂点が左側に、終点の頂点が右側に量み込まれることを表わす)を付け加えていく。この時、有向辺の付け加えによって交互循環(無向辺と有向辺が交互に現われ一巡する道)を作らぬように行なわねばならない5)。

このように従来のアルゴリズムでは、ある行を選び、次にこの行と量み込む相手を探し、それまでの量み込みによって生じた列の並び換えに矛盾しない時付け加えるという方法をとっている。文献5)のOR-AND-OR構造での行量み込みでは、次に量み込む行の対を選ぶ時、行につながる無向辺の個数と、その行を選んだことによる次の行の対の選択への影響とを考慮した発見的手法を用いている。

#### 4.2 ワンカット行量み込みアルゴリズム

ワンカット行量み込みにおいては、切断点は、縦1列である。量み込み後においては、切断点の位置に対して左側と右側の列のそれぞれのグループ内では、列は自由に入れ替え可能であり、各列は切断点に対して左及び右に拘束されるだけという性質を持っている。ここで提案するアルゴリズムは、この性質を利用して、列を切断点に対し、左又は右に分けていくという方法であり、分枝限定法を用いて最適解を求めている。

まず、列を左、右へと決定していく時に、行はどのように左（右）に疊み込まれるか、又は、疊み込み不能になっていくかを例を用いて述べてみよう。

今、図7aにワンカット行疊み込みを施してみよう。例えば、列1を左に選ぶ。すると、列1に○印を持つ行1, 3及び4は、切断点より左側の列を持つため、疊み込み後、右側に疊み込まれることはない。

左（右）側の列と、その列に○印を持つ行にそれぞれ□（△）印を付けてみよう（図7b参照）。ここで、行3は左側の列のみから構成されるので、左側に疊み込まれる。行3に疊み込み可能の印\*を付けて削除する。

次に例えば、列2を右側に選んでみよう（図7c参照）。すると、行5は、右側の列のみで構成されているので右側に疊み込まれるから、\*印を付け削除する。行4は、左側の列と右側の列両方から構成されているので明らかに疊み込めないから削除する（図7d参照）。

次に列3を左にとると、行1は左に疊み込まれ、最後に列4を右にとると、行2は右側に疊み込まれる（図7e参照）。

以上で、列1と3を左に、列2と4を右に配置したとき、行1と3が左側に、行2と5が右側に疊み込まれることがわかった。疊み込みの結果を図7fに示す。

以下にいくつかのことばを定義しよう。

**定義1.** ある列の集合を左（右）に選んだとき、その各列に○印を持つ行を左（右）候補行と呼び、その行の○印すべてが左（右）列のみから構成されているとき、それを左（右）行と呼ぶ。更に、ある行が、左列と右列の両方から構成されているとき、その行は切断点の両側の列から構成されているので疊み込み不能であり、その行をデリート行と呼ぶ。

本疊み込み法では、各列を順次左又は右に選択していく。疊み込みを終了した後、各列は、左又は右の列に分離され、各行は、左行、右行又はデリート行に分離される。この時、疊み込める個数は、左行と右行の要素の個数のミニマムである。

次に、疊み込みを施す時に取り扱わねばならないPLAの規模を小さくすることを考えてみ




図7a




図7d




図7e




図7b




図7f




図7c




図8. 列の支配関係

よう。まず、列に関する支配関係を定義する。

**定義2.** 列Qが○印を持つ行に、列Pも○印を持つとき、列Pは列Qを支配するという。

**例1.** 図8において、列Pは列Qを支配している。列Pと列R、及び、列Qと列Rの間には支配関係はない。

この支配関係を利用して、扱わねばならぬ列数を減らすことが可能であり、次の定理が成り立つ。

**定理1.** 列Pを左（右）側に選択したとき、列Pに支配される列Qを左（右）側に選択しても、疊み込み可能な行数に影響は与えない。

（証明）今、列Pを左（右）側に選んだとする。列Pに○印を持つ行は、すべて左（右）候補行となる。一度、左（右）候補行となった行は、左（右）に疊み込まれるか、もしくは疊み込み不可能な行である。なぜなら、行を構成するすべての列が左（右）列なら左（右）行とな

り、1つでも右(左)列が含まれれば疊み込み不能となるからである。よって、列Pを左(右)に選択後は、列Pに支配される列Qを左(右)に選択しても行には影響を与えない。(証明終)

この定理1は、最適解で列Pが左(右)側に入っているとすると、列Pに支配される列Qは、左(右)側に入っていても良いということを意味している。そこで、疊み込みを施す前にPLAの互いに支配関係のある列で、支配されている列を省略すると、扱わねばならぬ列数を減らすことができる。

以下に、最適なワンカット行疊み込みを分枝限定法を用いて求める方法を述べる。

#### 探索木

すべての場合をつくすには、図9のような探索木を用いれば良い。つまり、各枝を列に対応させ、その列を左又は右に選ぶことを各々、左、右に分枝させるのに対応させる。各頂点では、その状態での左行、右行、及びテリート行の集合を記憶させる。葉に至ったとき、行疊み込みが一つ求まることがある。

今、図9で、点線部は、無意味な探索を意味する。つまり、すべての列を左に疊み込むことは無意味であり、更に最初に列を左に選ぶか右に選ぶかは対称なので、一方のみを行なえば十分であり半分は省略できる。




図9. 列数3の時の探索木

次に、分枝限定操作について述べよう。

#### 分枝限定操作

ある頂点に注目しよう。そこまでで求まっている最大の疊み込み数を  $F_{\max}$  とし、現在の左行、右行及び、未決定の行の個数をそれぞれ  $N_l$ ,  $N_r$ ,  $N_u$  とする。それから後、分枝していくて求め得る最大の疊み込み数  $F'$  は、次の式で求まる。

$|N_l - N_r| < N_u$  の時、

$$F' = \lfloor (N_l + N_r + N_u) / 2 \rfloor ,$$

$|N_l - N_r| \geq N_u$  の時、

$$F' = \min(N_l, N_r) + N_u .$$

よって、 $F'$  が  $F_{\max}$  に対し  $F' > F_{\max}$  のときは分枝し、そうでないときは分枝しない(限定操作)ことにする。

分枝限定法を用いるときには、最初になるべく良い解を得ることが、探索量を減らすことにつながる。ここでは、ある頂点で分枝していくときに、以下の発見的手法を用いている。

#### 発見的手法

次に選ぶ列は、残っている中で一番○印の多い列を選ぶ。分枝する方向は、現在迄に選んだ列の左候補行及び右候補行に対してその列を左(右)に選択することで、右(左)候補行から削除される行数の少ない方を選ぶ。もしそれでも同じときは、左列と右列の個数がなるべく等しくなるように分枝する方を選ぶ。

以上的方法をまとめ、次に示す。

#### アルゴリズム

1. 列に関しての支配関係を調べ、被支配列を削除する。
2. 一番○印の多い列を左に選択する。
3. 以下、次々と分枝していく。各頂点に対しては、前記の限定操作及び発見的手法に従って分枝操作を行なう。

#### FPLA向きへの変更

以上のアルゴリズムは、一般的なPLAに対するワンカット行疊み込み法であった。ここでは、FPLA向きへの変更点を述べる。

疊み込み前のFPLAの構造(図4参照)で、ヒューズに対して左側の入力列数及び出力列数を  $C_{lin}$ ,  $C_{lout}$ , 右側のを  $C_{rin}$ ,  $C_{rout}$ , 積項数を  $C_t$  とおく(以下簡単の為  $C_{lin} = C_{rin} = C_{in}$ ,  $C_{lout} = C_{rout} = C_{out}$  とする)。

与えられたPLAパターンの入力数を  $C_{in}$ , 出力数を  $C_{out}$ , 積項数を  $C_t$  とすると、このパターンを先のFPLAで実現可能な為には、 $C_{in} \leq C_{lin} * 2$ ,  $C_{out} \leq C_{lout} * 2$  であり、更に  $C_t - C_{lin}$  個疊み込みねばならない( $C_t - C_{lin} \leq 0$  の時は疊み込みは不要)。

疊み込み候補となりうる積項は、その入力文字数及び出力数が、各々  $C_{in}$ ,  $C_{out}$  以下でな

ければならない。よって、それ以外の積項に対応する行はデリート行とする。

さて、分枝操作のときであるが、その頂点での左列及び右列の個数は、F P L A の入力列及び出力列数  $C_{in}$ ,  $C_{out}$  以下でなければならぬ。よって、一方方が  $C_{in}$  又は  $C_{out}$  と等しくなつたら、もう一方のみに分枝していくしかない。すべてをつくしたときに、畳み込み数が  $C't - C_t$  未満ならば、このF P L Aでは、その論理関数は実現不可能である。

F P L Aにおいては、最適解が必要なのではなく、1チップに納めることができるので、探査途中で最大畳み込みが、 $C't - C_t$  以上になった所で脱出することができる。

以上の変更で、本章のワンカット畳み込みアルゴリズムはF P L A向きのものとなった。

## § 5. 実験結果

F P L Aは、フィールドで書き込む事を考慮し、16 bitのパーソナルコンピュータ上で、4章のアルゴリズムについて簡単な実験を行なった。尚、使用言語にはP A S C A Lを用いた。

表1に結果を示す。PLA1は、図1のPLAに畳み込みを施した例、PLA2は、BCDから7セグメントへのデコーダ、PLA3は、デコーダ、PLA4は8bitのALU(9), PLA5は、8bitのAdder(9)である。これらに対して、発見的手法を用いた通常のOR-AND-OR畳み込み(6), (6)の行の対の選択規則はそのままワンカット行畳み込みに変更した畳み込み法、本畳み込み法の3つの方法を適用したときの畳み込んだ行数とCPU時間とを求めた。なお、PLA3の畳み込みを施す前と後のパターンを図10a及び図10bに示す。

本稿で提案した畳み込み法は、表1で示した程度のPLAに対しては、発見的手法で準最適解を求める場合と同程度の時間で最適解を求められる。

## § 6. まとめ

マスクPLA向きの手法である畳み込みを、F P L Aにも応用できるように、切断点の位置に制約を加えたワンカット畳み込みアルゴリズムを紹介し、AND平面中央に畳み込み用ヒュー

ズを設けたF P L Aを提案した。

今後の課題としては、畳み込み用ヒューズのプログラム用の付加回路の大きさを見積り、多くの実際のPLAパターンに対し畳み込む実験を行なうことである。

謝辞 PLAパターンを提供していただきました大阪大学の笹尾勤先生に深謝致します。

## 参考文献

- 1) R.A.Wood, "A high density programmable logic array chip", IEEE Trans. on Computers, vol c-28, No. 9, pp. 602-608, Sep. 1979.
- 2) G.D.Hachtel, Sangiovanni-Vincentelli, A.R. Newton, "Some results in optimal PLA folding" ICCC, pp. 1023-1027, 1980.
- 3) G.D.Hachtel, A.R.Newton, A.L.Sangiovanni-Vincentelli, "An algorithm for optimal PLA folding", IEEE Trans. on CAD of Int. Circ. and Syst., vol. 1, vol. 2, pp. 63-77, April 1982.
- 4) J.R.Egan, C.L.Liu, "Optimal bipartite folding of PLA", 19th DAC, pp. 141-146, 1982.
- 5) G.D.Hachtel, "Techniques for programmable logic array folding", 19th DAC, pp. 147-155.
- 6) M.Luby, et al., "Some theoretical results on the optimal PLA folding problem", ICCC, pp. 165-170, Oct 1982.
- 7) G.D.Micheli, et al., "PLEASURE:A computer program for Simple/multiple constrained/unconstrained folding of programmable logic array", 20th DAC, pp. 530-537, 1983.
- 8) W.Lui, D.E.Atkihs, "Bound on the saved area ratio due to PLA folding", 20th DAC, pp. 538-544, 1983.
- 9) Y.S.Kuo, C.Chen, T.C.Hu, "A heuristic algorithm for PLA block folding", 22nd DAC, pp. 744-747, 1985.
- 10) T.P.Moore, A.J.de Geus, "Simulated annealing controlled by rule-based expert system", ICCAD-85, pp. 200-202, Nov. 1985.
- 11) 井口, 向殿, "PLAの畳み込みにおける一手法" 情報処理学会春季全国大会6H-4, 1985.
- 12) 井口, 向殿, "インバータを用いたPLA畳み込み", 情報処理学会, 設計自動化研究会資料 26-3, 1985.
- 13) C.Mead, L.Conway, "Introduction to VLSI Systems", Addison-Wesley, 1980.
- 14) S.J.Hong, "MINI : A heuristic approach for logic minimization", IBM J. Res. Dev., pp. 443-458, 1974.
- 15) R.K.Brayton, et al., "A comparison of logic minimization strategies using ESPRESSO : an APL program package for partitioned logic minimization", ISCAS-82, pp. 42-48, 1982.

- 16) M.R.Dagenais, et al., "The McBOOLE logic minimizer", 22nd DAC, pp. 667-673, 1985.  
 17) T.Sasao, "Input variable assignment and output phase optimization of PLA's", IEEE Trans. Comput., Vol. C-33, No. 10, pp. 879-894, 1984  
 18) 島, 宇野, 久保, 河崎, "PLA面積縮小の為の一手法" 情報処理学会春季全国大会6H-3, 1985.  
 19) 南谷, "PLAの使い方" 稲穂出版, 電子科学シリーズ, No. 80, 1978.  
 20) 三上, "PLA活用のための新しい設計手法" 電子科学, Vol. 35, No. 2, pp. 13-77, 1985.

				OR-AND-OR 6)		ONE-CUT 6)		本疊み込み法		
	入力列数	出力列数	積項数	疊み込み行数	C P U	疊み込み行数	C P U	疊み込み行数	C P U	
PLA 1	6	6	6	2	0.3	2	0.3	2	0.5	図1のPLA
PLA 2	4	7	13	3	0.9	3	0.7	3	2.0	BCD to 7Seg.
PLA 3	9	23	35	16	16.	16	14.	16	5.7	Decoder
PLA 4	10	23	53	20	45.	18	27.	18	23.	8 bit ALU
PLA 5	8	18	22	7	4.7	5	2.5	8	5.2	8 bit Adder

表1. 実験結果




図 10 a




図 10 b