WEKO3
アイテム
シンボリック・レイアウトシステムSYLAによるセル設計
https://ipsj.ixsq.nii.ac.jp/records/28363
https://ipsj.ixsq.nii.ac.jp/records/2836371794a2e-2450-490b-b2e5-b79e7462c0a5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM87041001.pdf (1.2 MB)
|
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1988-02-18 | |||||||
| タイトル | ||||||||
| タイトル | シンボリック・レイアウトシステムSYLAによるセル設計 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | SYLA : Symbolic Layout System for VLSI Cell Design | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 沖電気工業（株）超LSI開発センタ | ||||||||
| 著者所属 | ||||||||
| 沖電気工業（株）超LSI開発センタ | ||||||||
| 著者所属 | ||||||||
| 沖電気工業（株）超LSI開発センタ | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Research & Development Center, Oki Electric Industry Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Research & Development Center, Oki Electric Industry Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Research & Development Center, Oki Electric Industry Co., Ltd. | ||||||||
| 著者名 |
植松, 幸雄
× 植松, 幸雄
|
|||||||
| 著者名(英) |
Yukio, Uematsu
× Yukio, Uematsu
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | CMOS論理LSIのセル設計を支援する、シンボリックレイアウトシステムSYLAについて報告する。SYLAは、デザインルールやプロセス情報を格納したテクノロジーデータベースと、トランジスタのゲート幅や電源線幅等を指定するためのパラメータファイルを持つ。そのため、デザインルールに独立なセル設計を可能とし、かつ同一のシンボル図から、異なる回路性能を持つセルレイアウトの生成を行うことができる。また、セル設計手法としてシンボリックレイアウト手法のみでなく、セルの繰り返し表現に優れた言語記述手法を採用した。このことにより、データパス部等の繰り返し性の高い大規模なセルについての設計を容易にした。本システムを、ポリセルアレイ型セルの設計に適用したところ、人手設計とほぼ同等のセル面積を有するレイアウト生成結果を得た。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper describes the symbolic layout system named SYLA that was developed to support CMOS cell design. This system supports the technology independent cell design according to the technology data base. SYLA also enables to generate various cell layout from one symbolic diagram by changing transistor size and/or width of wires according to the parameter file. In addition to symbolic representation, SYLA may also provide language expression for layout. In hierarchical design, the upper complex cells like data path blocks may be represented easily by the language expression to iterate the lower cells. We describe the goal of SYLA and the method of generating cell layout by using both symbolic and language expression. We also show application results of some circuits. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1988, 号 10(1987-SLDM-041), p. 1-9, 発行日 1988-02-18 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
