

MULTES/IS: 不完全スキャン方式自動テスト生成システム

荻原拓治 室井克信 猿山秀一 米森玄一 村井真一

三菱電機 カスタムLSI設計技術開発センタ

本報告では、一つのLSI中から自動テスト生成可能な部分と人手作成パターンによる故障シミュレーション部分を自動的に識別し、効率良くテスト生成を行う自動テスト生成システムMULTES/ISの概要、システム構成、評価結果等について述べている。MULTES/ISで自動テスト生成可能な部分は完全スキャン回路部、不完全スキャン回路部、同期回路部、組合せ回路部であり、人手作成パターンによる故障シミュレーション部は非同期回路部である。MULTES/ISを完全スキャン回路5品種、不完全スキャン回路5品種、非スキャン同期回路5品種、非同期混在回路1品種に適用した結果、ほとんどの品種で故障検出率98%以上のテストパターンが自動生成できた。

MULTES/IS: TEST GENERATION SYSTEM FOR INCOMPLETE SCAN CIRCUITS

Takuji Ogihara, Katsunobu Muroi, Shuichi Saruyama, Genichi Yonemori and Shinichi Murai

ASIC Design Engineering Center
Mitsubishi Electric Corporation
5-1-1 Ohfuna, Kamakura, 247 JAPAN

This paper describes an automatic test generation system MULTES/IS which effectively generates test vectors by recognizing the circuit block for which test vectors are automatically generated and the circuit block for which test vectors have to be manually prepared. The circuit blocks for which test vectors are automatically generated are complete scan, incomplete scan, non-scan synchronous and combinational circuit block, and the circuit block for which test vectors have to be manually prepared is asynchronous circuit block. MULTES/IS has been applied 5 complete scan circuits, 5 incomplete scan circuits, 5 non-scan synchronous circuits and 1 circuit including asynchronous circuit block, and test vectors with more than 98% fault coverage have been automatically generated for most of all circuits.

1 はじめに

論理回路の大規模化に伴い、そのテストはますます困難になりつつある。この問題を解決する手法の一つとして、スキャン設計 [1] の様なテスト容易化設計が行われている。しかし回路内のすべてのレジスタをスキャンレジスタで構成する完全スキャン設計には次の様な欠点もあり、必ずしも完全スキャン設計が採用できない場合もある。

- ①スキャン化によりチップ内のハードウェア量が数%～数十%増加する。
- ②スキャンレジスタ内のセレクタにより、LSIの動作速度が低下する場合がある。
- ③論理設計者はオリジナル回路をスキャン回路に変換しなければならない。

この様な欠点を緩和する手法として、レジスタの一部をスキャンバス中に含めない不完全スキャン設計 [2] がある。この手法では、スキャンバスで囲まれる分割回路はレジスタを含む同期回路となるが、分割回路内のレジスタの段数は比較的少ないため、性能の良い同期回路テストジェネレータが提供されれば、それほど多大な処理時間を費やさなくてもテストパターンの自動生成が可能となる。


ところで、LSIの集積度はどんどん増加しているものの、LSIの使用用途によっては数百から数千ゲート規模のLSIの需要もまだまだ多くある。これら的小規模LSIに対しては同期回路テストジェネレータの要求が強い。また、ゲートアレイのビジネスにおいては、ユーザがどんなLSIを設計するか分からず。非同期論理を含むLSIも数多く設計される。非同期論理を含むLSIに対して、むりやり順序回路テストジェネレータを適用すると、タイミング問題を発生するテストパターンを生成するため、問題がある。

そこで我々は、一つのLSI中から自動テスト生成可能な部分と人手作成パターンによる故障シミュレーション部分を自動的に識別し、効率良くテスト生成を行う自動テスト生成システムMULTES/ISを開発した。MULTES/ISで自動テスト生成可能な部分は完全スキャン回路部、不完全スキャン回路部、同期回路部、組合せ回路部であり、人手作成パターンによる故障シミュレーション部は非同期回路部である。

2 MULTES/ISの特徴

- MULTES/ISの特徴を下に示す。
- ①一つのLSIの中でテストパターン生成の自動化可能な部分をなるべく多くする。
- ②テスト生成の自動化が不可能な部分は、その部分にのみ故障をロードし、故障シミュレーションする。
- ③故障生成では、等価故障、検出不要故障、検出不可能故障を予め除去しておく。
- ④故障検出率は、テスト生成の自動化部分、非自動化部分回路にかかわらず、あくまでLSI全体で評価する。
- ⑤テストジェネレータは同期回路を扱うことができ、故障シミュレータを併用することにより効率よくテストパターンを自動生成する。
- ⑥テスト生成／故障シミュレーションではボテンシャル・ディテクト法の様なあいまいな故障検出判定法を用いておらず、固有初期値伝搬法 [6] により明らかに検出可能なものののみ故障検出の対象としているにもかかわらず高故障検出率を達成可能である。
- ⑦MULTES/IS検証システムの開発によりMULTES/ISのシステム動作が正しいかどうかをより高い確率で検証することができる。[7]

図2.1では、一つのLSI中に構成されている各設計方式と、それらに対するテスト生成がMULTES/ISにより自動化されるかどうかを示している。



完全スキャン部（自動） 不完全スキャン部（自動） 同期部（自動） 非同期部（人手）
図2.1 設計方式とテスト生成の自動化

3 MULTES/ISシステム構成

図3. 1にMULTES/ISシステム構成を示す。図3. 1に示す様にMULTES/ISは自動テスト生成系と人手作成テストパターンによる故障シミュレーション系とから構成されている。

3.1 自動テスト生成系

- ① ILISは論理回路からMULTES/ISプリミティブ表現されたネットワークを作成する。
- ② RUCSは対象回路が完全スキャン設計、不完全スキャン設計、同期回路設計ルールを満足しているかどうかチェックすると同時に非同期部を自動的に認識する。
- ③ LOPSはRUCSにより認識された自動テスト生成可能な部分をLSI全体から切り出す。また、LSI全体の故障ファイルを作成する。
- ④ ALTES/SはLOPSにより切り出された自動テスト生成可能な部分（完全スキャン部、不完全スキャン部、同期回路部、組合せ回路部）に対し自動的にテストパターンを生成する。この時、検出された故障に対し、故障ファイルに検出済みフラグを立てる。
- ⑤ TEPEXは分割回路単位に自動生成されたパターンをLSI全体のテストパターンに編集する。LSI中にスキャナバスがあれば、スキャンイン／アウトを考慮したLSI全体のテストパターンに編集する。

3.2 人手パターン作成-故障シミュレーション系

設計ルールチェックプログラムRUCSにより自動テスト生成不可能と認識された部分回路（非同期部）に対してはテストパターンが自動生成できないので、人手パターンによる故障シミュレーションを実行する。この時、対象回路はLSI全体であるが、故障ファイル中の未検出故障をロードしALTES/Sにより故障シミュレーションを実行する。ロードされる故障は基本的に非同期部分の故障であるので、LSI全体中に占める非同期部分が少ないと、故障シミュレーション時間は激減する。故障シミュレーション終了時点で自動テスト生成での故障検出率、人手パターンによる故障検出率、LSI全体の故障検出率、未検出故障リストが出力される。

4 MULTES/ISプリミティブ

表4. 1に自動テスト生成可能なプリミティブと人手パターンによる故障シミュレーションの対象となるプリミティブを示す。

表4. 1 MULTES/ISプリミティブ

| | | |
|------|--|----|
| 入出力 | 外部入力、外部出力、双方向端子 疑似入力、疑似出力 | 自動 |
| ゲート | AND, NAND, OR, NOR XOR, XNOR, TRI, TG | 自動 |
| 記憶素子 | Dラッチ、DFF、SRL | 自動 |
| | RSラッチ、JKFF | 人手 |
| 機能素子 | ROM, RAM, PLA | 人手 |




図3. 1 MULTES/ISシステム構成

5 設計ルール違反部の認識と削除

MULTES/ISは、完全スキャン回路部、不完全スキャン回路部、同期回路部および組合せ回路部に対しテストパターンを自動生成する。従って、これらの設計ルールに違反する論理は設計ルールチェックプログラムRUCS [3] により自動的に認識され、分割プログラムLOPSにより自動テスト生成対象回路から自動的に削除される。

5.1 設計ルール違反部の削除

表5. 1に示す設計ルール違反の核となる素子の入出力を次の様に削除する。（図5. 1）

- ①設計ルール違反の核となる素子から入力側へパックワードトレースし、信号分岐点、シフトレジスタ、外部入力までの素子を削除する。
- ②設計ルール違反の核となる素子の出力信号は切断し、テスト生成時に不定値Xを出力するICE素子に接続する。

表5. 1 設計ルール違反の核

| |
|---|
| RSFF, JKFF, ROM, RAM, PLA等の自動テスト生成の対象外となる素子 |
| 設計ルール違反となるレジスタ 同相クロック転送構成の受け側のレジスタ セット／リセットが生きているレジスタ クロック端子にクロックが入らないレジスタ データ端子にデータが入らないレジスタ クロック制御が正しく行われないゲート |




図5. 1 設計ルール違反部の削除

6 故障生成

MULTES/ISでは、故障モデルとして0縮退故障(SA0)、1縮退故障(SA1)を扱う。この時、取り扱う故障数を減らすため、図6. 1に示す様に等価故障、検出不要故障、検出不能故障はあらかじめ故障生成の対象から除外される。

ここで、検出不要故障は外部出力で観測できない信号上であり、検出不能故障は電源信号上のSA1、グランド信号上のSA0の他に内部バスのコントロール信号上の故障のうち、正常回路あるいは故障回路で内部バスの出力をZにする故障である。




図6. 1 故障の削除

7 テスト生成

自動テスト生成可能な分割回路中の未検出故障を1つ選び、テストパターン・ジェネレータでテストパターン生成を行う。生成されたテストパターンは、通常多くの入力端子に対しては何も生成されないため、その入力端子に0/1の乱数あるいは前バタンと同じ値を割当て、そのバタンで故障シミュレーションを実行し、同時に検出できる故障を除去する。このようにテストパターン・ジェネレータと故障シミュレータを繰り返し実行してテストパターンを自動生成する。

7. 1 テスト生成対象回路

自動テスト生成の対象となる分割回路は一般的に図7. 1のようにモデル化される。ここで、テスト生成対象回路中にスキャンレジスタがある場合、スキャンレジスタはテスト生成用に疑似入力端子、疑似出力端子を持ったTSRL [4] に変換される。




図7. 1 テスト生成モデル

7. 2 信号値

テスト生成では以下の信号値を扱う。

- 0 : Low 信号
- 1 : High 信号
- Z : Hi - Impedance
- X : 不定値
- C : ポジティブクロックパルス
- C : ネガティブクロックパルス

X_n : 識別番号nのレジスタの固有初期値

X_n : 識別番号nのレジスタの固有初期値の補数

ここで、X_nおよびX_nは故障の影響によりクロックが入らなくなる識別番号nのレジスタの初期値を表す固有初期値とその補数である。

7. 3 テストパターン生成アルゴリズム

テストパターン生成では素子に目的値を設定するための処理と故障信号を外部出力に伝搬させるための処理があるが、同期回路を扱うためDラッチに対し、次のように処理を行う。

(1) D ラッチへの値設定

- ① D ラッチのクロック入力が不定値 X の時、クロック入力にクロック信号 C を設定するようにバックワードトレースする。(図 7. 2 a)
- ② D ラッチのクロック入力に信号値 C が既に設定されている時、D ラッチの入力データに D ラッチの出力値を設定するようにバックワードトレースする。(図 7. 2 b)
- ③ D ラッチのクロック入力に信号値 0 が既に設定されている時、1 周期前の時刻で現在の D ラッチの出力値となるようにバックワードトレースする。(図 7. 2 c)

(2) D ラッチを介した故障の伝搬

- ① 故障信号が D ラッチのデータ入力に伝搬した時、クロック入力にクロック信号 C を設定し、故障信号を外部出力に伝搬させるように試みる。もし、この時刻内で故障信号が外部出力まで伝搬できない場合、D ラッチに取り込まれた故障信号を次の時刻で保持するようにクロックに信号値 0 を設定するように試みる。そして、保持された故障信号を次の時刻以降、外部出力まで伝搬させるように試みる。(図 7. 3 a)
- ② 故障信号 0/C が D ラッチのクロック入力に伝搬した時、通常 1 時刻前では正常回路および故障回路ともにクロック入力にクロック信号 C を設定することができる。従って、1 時刻前で正常回路および故障回路とも D ラッチを初期化し、故障信号の伝搬した時刻で、初期化した値の反転値になるよう D ラッチのデータ入力に値を設定する。これにより、現時刻での正常回路の D ラッチにはクロックが入らないため 1 時刻前で初期化された値を保持し、故障回路の D ラッチにはクロックが入るため現時刻での値を取り込んでしまう。従って、正常回路と故障回路で出力値が異なるため、新たな故障信号となって伝搬させることができる。(図 7. 3 b)
- ③ 故障信号 C/0 が D ラッチのクロック入力に伝搬した時、故障回路では D ラッチにクロックを入れることができず、D ラッチは初期化できなくなる。そこで、故障の影響によって内部状態を初期化できなくなる各 D ラッチに対し、故障回路での初期値として固有初期値 X_n (n は D ラッチの識別番号) を与える。その後、正常回路での信号値 0 と X_n および正常回路での信号値 1 と X_n の 2 つの故障信号 0/X_n および 1/X_n を新たな故障信号として、異なる時刻で外部出力まで伝搬させることを試みる。実際の回路でこのような故障があった場合、 X_n は 0 または 1 のどちらであるか判らないが、少なくともどちらかの値が変化せずに保持されていると考えられる。従って、外部出力に伝搬した 0/X_n, 1/X_n のどちらかが実際の故障の影響となるので、このような故障に対してもテストパターンが生成可能となる。(図 7. 3 c)




図 7. 2 D ラッチへの値設定




図 7. 3 D ラッチを介した故障の伝搬

8 故障シミュレーション

ここで述べる故障シミュレータはコンカレント方式に固有初期値伝搬法を付加したもので、自動テスト生成時にも併用される。

8. 1 固有初期値

図 8. 1 に示すように、記憶素子のクロック信号線上に故障が存在する故障回路においては、その記憶素子の出力信号値を決定することができない場合があり、通常の故障シミュレータでは記憶素子の故障信号値が不定値 X のままで残ってしまう。正常信号値が 0 あるいは 1 としてかつ故障信号値が不定値 X として出力端子まで伝搬した故障を "POTENTIALLY DETECT" として扱う場合があるが、実際にはこの故障が検出できたかどうかは不確かである。




図8.1 POTENTIALLY DETECT

例えば、図8.1に示す場合について考えると、故障シミュレータ上では記憶素子の故障信号値は不定値Xとして扱うが、実際のデバイス上ではXという信号値は存在せず、0または1のどちらかであると考えられる。また、信号線Aの値も不定値Xとなっているが、実際のデバイス上でもし信号値が1になっていた場合、故障信号はマスクされて出力端子では検出できない。

一方、“POTENTIALLY DETECT”を考慮しない場合、記憶素子のクロック信号線上の故障は検出することができず、故障シミュレータ上では永久に未検出故障として残ってしまう場合がある。

このような問題点を解決するため、我々は信号値に固有初期値を導入した[6]。固有初期値とは、故障により初期化のできなくなる記憶素子の初期値を表すもので、識別番号nの記憶素子の固有初期値をX_nとする。このX_nは0または1のどちらかに確定はできないが、不变である信号値を表している。この固有初期値は、出力端子において、1/X_n、0/X_nの両方が検出された場合にその故障が検出されたと判定される。すなわち、図2で示すように、X_nが実際のデバイスで0であっても1であっても、必ず出力端子までの経路が活性化されている場合に故障検出と判定するため、より正確な故障検出率が求まる。




図8.2 固有初期値

9 実行結果

MULTES/ISを回路規模400素子から1000素子までの16品種の回路で評価した。表9.1から表9.5で評価回路の特性及びMULTES/ISの実行結果を示す。16品種の内訳は完全スキャン回路5品種、不完全スキャン回路5品種、非スキャン同期回路5品種、非同期混在回路1品種である。

9.1 各種設計方式に対するテスト生成評価

①故障検出率（表9.1）

非同期混在回路の故障検出率92.5%を除くと、設計方式に関係なく、ほとんどの品種で98%以上の故障検出率を達成できた。また、テスト生成で冗長と判定された故障を除くと、半分の品種で100%の故障検出率を達成できた。

②計算機時間（表9.1）

同一回路規模の完全スキャン回路、不完全スキャン回路、非スキャン同期回路に対するテスト生成時間比は約1:3:8であった。また、数K素子規模の非スキャン同期回路のテスト生成時間は数時間であり、この程度の回路規模ではスキャン設計を行わなくても、実用的な計算機時間で自動テスト生成可能であった。

③テストパターン数（表9.1, 表9.2）

回路中の故障数に対するテストパターン数は完全スキャン回路、不完全スキャン回路、非スキャン同期回路でそれぞれ1/14, 1/9, 1/6になっている。また、1テストでのテストシーケンス長、つまり、1つの故障を検出するためにテストジェネレータが生成したパターン数は完全スキャン回路、不完全スキャン回路、非スキャン同期回路でそれぞれ1, 1, 7, 4, 6になっている。

9.2 未検出故障と計算機時間の評価

MULTES/ISで未検出となっている故障として次のものが考えられる。

①冗長故障

②パックトラックの制限により打ち切られた故障

③1回のテスト生成でのテストシーケンス数の制限により打ち切られた故障

テスト生成に成功した故障と、これらの理由によりテスト生成に失敗した故障の割合と計算機時間の使用率を表9.2に示している。回路によってはテスト生成失敗に費やした計算機時間が全体の61%をしめるものもある。従って、今後テスト生成失敗に費やす計算機時間を削減するようにアルゴリズムを改善する必要がある。

表9.1 評価対象回路の特性とMULTES/IS実行結果

| 回路 | 設計方式 | 素子数 | 故障数 | SRL数 | DL/DF数 | PI数 | PO数 | SC0 | SC1 | SO | 検出率1 | 検出率2 | バタン数 | CPU |
|-------|-------|------|-------|------|--------|-----|-----|------|------|------|--------|--------|------|---------|
| SD4 | スキャン | 447 | 374 | 4 | 0 | 52 | 67 | 0/0 | 0/0 | 0/0 | 98.4% | 100.0% | 39 | 0.1 MIN |
| SD10 | スキャン | 985 | 840 | 112 | 0 | 67 | 47 | 0/0 | 0/0 | 1/1 | 99.3% | 100.0% | 74 | 0.3 MIN |
| SD15 | スキャン | 1517 | 2222 | 79 | 0 | 70 | 48 | 0/0 | 0/0 | 0/1 | 100.0% | 100.0% | 148 | 0.8 MIN |
| SD46 | スキャン | 4581 | 6199 | 449 | 0 | 99 | 106 | 0/0 | 0/0 | 1/1 | 99.4% | 99.8% | 194 | 7 MIN |
| SD61 | スキャン | 6148 | 8287 | 426 | 0 | 46 | 56 | 0/0 | 0/0 | 1/1 | 98.3% | 99.8% | 669 | 43 MIN |
| IS12 | 不完全 | 1186 | 1848 | 40 | 12 | 77 | 25 | 0/8 | 0/9 | 1/15 | 100.0% | 100.0% | 90 | 0.5 MIN |
| IS15 | 不完全 | 1464 | 1820 | 75 | 36 | 64 | 47 | 0/1 | 0/1 | 1/2 | 98.6% | 100.0% | 182 | 1 MIN |
| IS19 | 不完全 | 1907 | 2994 | 20 | 135 | 57 | 21 | 0/1 | 0/1 | 1/2 | 99.4% | 100.0% | 523 | 4 MIN |
| IS41 | 不完全 | 4185 | 5934 | 253 | 18 | 140 | 86 | 1/9 | 1/9 | 2/20 | 99.5% | 99.8% | 568 | 30 MIN |
| IS42 | 不完全 | 4195 | 6399 | 162 | 75 | 113 | 75 | 0/16 | 1/16 | 2/19 | 99.5% | 99.9% | 530 | 20 MIN |
| SQ7 | 同期 | 685 | 1513 | 0 | 64 | 41 | 46 | 0/1 | 0/1 | 1/1 | 100.0% | 100.0% | 251 | 1 MIN |
| SQ9 | 同期 | 875 | 2196 | 0 | 128 | 43 | 18 | 0/1 | 0/1 | 1/1 | 100.0% | 100.0% | 271 | 1 MIN |
| SQ62 | 同期 | 6188 | 11549 | 0 | 574 | 176 | 54 | 1/22 | 1/40 | 3/58 | 97.6% | 97.7% | 2221 | 125 MIN |
| SQ68 | 同期 | 6750 | 15437 | 0 | 960 | 49 | 23 | 1/6 | 0/6 | 5/12 | 99.0% | 99.0% | 3293 | 300 MIN |
| SQ100 | 同期 | 9959 | 18693 | 0 | 392 | 168 | 94 | 0/32 | 0/32 | 2/71 | 98.1% | 98.7% | 1957 | 479 MIN |
| AS35 | 非同期混在 | 3480 | 9551 | 300 | 57 | 67 | 61 | 0/1 | 0/1 | 1/1 | 92.5% | 92.5% | 2469 | 45 MIN |

素子数 : MULTESプリミティブ数でSRL, DL, DFは1個と数える

SC0 : 素子を0に設定するために印加すべきクロック数の平均値/最大値

SC1 : 素子を1に設定するために印加すべきクロック数の平均値/最大値

SO : 素子を観測するために印加すべきクロック数の平均値/最大値

検出率1 : テスト生成で冗長と判定された故障も含めた回路全体の故障検出率

検出率2 : テスト生成で冗長と判定された故障を除いた回路全体の故障検出率

表9.2 未検出故障と計算機時間

| 回路 | 故障数 | 未検出故障数 | テスト生成試行 | | CPU時間の割合 | | 1テストでのCPU時間 | | 1テスト当たりの テストバタン数 | | | |
|-------|-------|--------|---------|-----|----------|-------|-------------|-------|---------------------|--------|--------|------|
| | | | 成功 | 失敗 | テスト生成 | 故障SIM | テスト生成 | 故障SIM | | | | |
| | | 冗長 | その他 | 成功 | 失敗 | 成功 | 失敗 | 成功 | 失敗 | | | |
| SD4 | 374 | 6 | 0 | 39 | 6 | 16% | 4% | 75% | 0.02S | 0.03S | 0.08S | 1 |
| SD10 | 840 | 6 | 0 | 74 | 6 | 18% | 2% | 67% | 0.03S | 0.05S | 0.19S | 1 |
| SD15 | 2222 | 0 | 0 | 148 | 0 | 14% | 0% | 82% | 0.05S | 0 | 0.28S | 1 |
| SD46 | 6199 | 27 | 10 | 194 | 37 | 10% | 17% | 70% | 0.22S | 2.03S | 1.62S | 1 |
| SD61 | 8287 | 48 | 97 | 669 | 145 | 9% | 45% | 44% | 0.36S | 7.92S | 1.67S | 1 |
| IS12 | 1848 | 0 | 0 | 90 | 0 | 9% | 0% | 89% | 0.03S | 0 | 0.34S | 1 |
| IS15 | 1820 | 26 | 0 | 111 | 26 | 23% | 3% | 70% | 0.15S | 0.08S | 0.44S | 1.6 |
| IS19 | 2994 | 19 | 0 | 199 | 19 | 27% | 5% | 65% | 0.35S | 0.74S | 0.84S | 2.6 |
| IS41 | 5934 | 17 | 14 | 311 | 31 | 12% | 61% | 26% | 0.69S | 34.45S | 1.46S | 1.8 |
| IS42 | 6399 | 28 | 6 | 358 | 35 | 20% | 35% | 44% | 0.62S | 10.94S | 1.36S | 1.5 |
| SQ7 | 1513 | 0 | 0 | 150 | 0 | 33% | 0% | 62% | 0.15S | 0 | 0.27S | 1.7 |
| SQ9 | 2196 | 0 | 0 | 144 | 0 | 28% | 0% | 67% | 0.18S | 0 | 0.43S | 2.4 |
| SQ62 | 11549 | 29 | 262 | 520 | 386 | 7% | 61% | 31% | 1.02S | 11.83S | 4.55S | 4.3 |
| SQ68 | 15437 | 5 | 156 | 260 | 116 | 12% | 28% | 60% | 8.06S | 43.51S | 41.59S | 12.7 |
| SQ100 | 18693 | 113 | 244 | 951 | 362 | 5% | 21% | 74% | 1.46S | 17.03S | 22.29S | 2.1 |

表9.3 非同期混在回路のテスト生成

| MULTES/IS | | | | | | 人手作成テストバタン のみによる故障SIM | | |
|-----------|------|------------|-------|-------|--------|--------------------------|------|---------|
| 同期部のテスト生成 | | 非同期部の故障SIM | | 回路全体の | | | | |
| 検出率 | バタン数 | CPU | 検出率 | バタン数 | CPU | 検出率 | バタン数 | CPU |
| 94.3% | 245 | 5 MIN | 63.6% | 2224 | 40 MIN | 92.5% | 2469 | 45 MIN |
| | | | | | | 70.2% | 2224 | 192 MIN |

9.3 非同期混在回路に対する評価

MULTES/ISでは非同期論理を含む回路中の同期部分に対してはテストパターンを自動生成し、非同期部分に対してはその部分にのみ故障を挿入し、人手作成テストパターンにより故障シミュレーションを実行し、回路全体の故障検出率を評価する。表9.1のAS35は非同期部分を18%同期部分を82%含む非同期混在回路である。この回路に対し、人手作成テストパターンのみで故障シミュレーションを実行した時の故障検出率は70%、計算機時間は192分であったが、MULTES/ISにより同期部分のテスト生成後、人手作成テストパターンで故障シミュレーションを実行した結果、故障検出率は92%、計算機時間は45分と改善できた。(表9.3)

このことはMULTES/ISは非同期混在回路に対しても効率よくテスト生成できることを示している。

9.4 人手作成パタンと自動生成パタンの比較

不完全スキャン回路1品種、非スキャン同期回路1品種および非同期混在回路1品種に対し、機能検証用テストパターンを印加し故障シミュレーションを実行した場合と、MULTES/ISでテストパターンを自動生成した場合とで故障検出率、計算機時間を比較した。(表9.4)

その結果、機能検証用テストパターンでの故障検出率は68%から82%だったものがMULTES/ISでは92%から99%に向上できた。また、計算機時間も人手作成パタンの場合192分から260分だったものがMULTES/ISでは20分から125分に改善できた。

9.5 固有初期値伝搬法の有効性

固有初期値伝搬法の有効性を確かめるため、非スキャン同期回路および不完全スキャン回路の4品種に対し、固有初期値を使用したモードと固有初期値を使用しないモードでテスト生成を実行し、故障検出率と実行時間の評価を行った。(表9.5)

その結果、固有初期値を使うモードの故障検出率は98%から100%で、固有初期値を使わないモードの故障検出率89%から95%に比べ、高い故障検出率のテストパターンが自動生成できた。また、実行時間も固有初期値を使うモードの方が固有初期値を使わないモードより短時間であることが判る。これは、固有初期値を使うモードでは、記憶素子の内部状態を設定できなくなる故障も検出されるが、固有初期値を使わないモードでは、そのような故障は検出されず故障リスト中にいつまでも残ってしまうからである。

この結果から、固有初期値伝搬法は故障検出率向上およびテスト生成時間の短縮にきわめて有効であると言える。

表9.4 MULTES/ISによるテスト生成と人手作成パタンによる故障シミュレーション

| 回路 | MULTES/IS | | | 故障シミュレーション | | |
|------|-----------|------|---------|------------|------|---------|
| | 検出率 | パタン | CPU | 検出率 | パタン | CPU |
| IS42 | 99.5% | 530 | 20 MIN | 82.5% | 1740 | 198 MIN |
| SQ62 | 97.6% | 2221 | 125 MIN | 68.8% | 6861 | 260 MIN |
| AS35 | 92.5% | 2469 | 45 MIN | 70.2% | 2224 | 192 MIN |

表9.5 固有初期値伝搬法の評価

| 回路 | 固有初期値使用時 | | | 固有初期値未使用時 | | |
|------|----------|-----|---------|-----------|-----|---------|
| | 検出率 | パタン | CPU | 検出率 | パタン | CPU |
| SQ7 | 100.0% | 251 | 66 SEC | 93.4% | 252 | 78 SEC |
| SQ9 | 100.0% | 272 | 94 SEC | 89.7% | 264 | 121 SEC |
| IS15 | 98.6% | 182 | 73 SEC | 95.9% | 192 | 87 SEC |
| IS19 | 99.4% | 523 | 257 SEC | 94.3% | 497 | 292 SEC |

10 おわりに

本報告では、一つのLSI中から自動テスト生成可能な部分と人手作成パタンによる故障シミュレーション部分を自動的に識別し、効率良くテスト生成を行う自動テスト生成システムMULTES/ISの概要、システム構成、評価結果等について述べた。

MULTES/ISを完全スキャン回路5品種、不完全スキャン回路5品種、非スキャン同期回路5品種、非同期混在回路1品種に適用し評価した結果、ほとんどの品種で故障検出率98%以上を得るテストパターンが自動生成できた。

参考文献

- [1] T.W.Williams and K.P.Parker, "Design for Testability - A Survey", IEEE Trans. on Computer, Vol.C-31, pp.2-15, Jan, 1982.
- [2] E.Trischler, "Incomplete Scan Path with an Automatic Test Generation Methodology", 1980 ITC, pp.153-162, 1980.
- [3] K.Muroi, M.Kitta, T.Ogihara and S.Murai, "A Hierarchical Logic Design Rule Check Program for Scan Design Circuits", ICCAD'86, pp.106-109, Nov, 1986.
- [4] T.Ogihara, S.Murai, Y.Takamatsu, K.Kinoshita and H.Fujiwara, "Test Generation for Scan Design Circuits with Tri-state Modules and Bidirectional Terminals", 20th DAC, pp.71-78, Jun, 1983.
- [5] H.Fujiwara and T.Simono, "On the Acceleration of Test Generation Algorithms", IEEE Trans. on Computer, Vol.C-32, No.12, pp.1137-1144, Dec, 1983.
- [6] 猿山, 萩原, 村井, "ALTES/RA:レジスタファイルを含む論理回路のテストパターン自動生成プログラム", 情報学会, DA研究会35-3, 1986 12月.
- [7] 萩原, 猿山, 米森, "MULTES/IS:不完全スキャン方式自動テスト生成システム(6)MULTES/IS検証システム", 情報学会, 35回全国大会, pp.2205-2206, 1987 9月.