MULTES/IS：不完全スキャン方式自動テスト生成システム

• Item type: SIG Technical Reports(1)
• 公開日: 1988-05-17
• タイトル: MULTES/IS：不完全スキャン方式自動テスト生成システム
• タイトル / 言語: en
• タイトル: MULTES/IS : TEST GENERATION SYSTEM FOR INCOMPLETE SCAN CIRCUITS
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 三菱電機 カスタムLSI設計技術開発センタ
• 著者所属: 三菱電機 カスタムLSI設計技術開発センタ
• 著者所属: 三菱電機 カスタムLSI設計技術開発センタ
• 著者所属: 三菱電機 カスタムLSI設計技術開発センタ
• 著者所属: 三菱電機 カスタムLSI設計技術開発センタ
• 著者所属(英): en
• 著者所属(英): ASIC Design Engineering Center Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): ASIC Design Engineering Center Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): ASIC Design Engineering Center Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): ASIC Design Engineering Center Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): ASIC Design Engineering Center Mitsubishi Electric Corporation
• 著者名: 荻原, 拓治; 室井, 克信; 猿山, 秀一; 米森, 玄一; 村井, 真一
• 著者名(英): Takuji, Ogihara; Katsunobu, Muroi; Shuichi, Saruyama; Genichi, Yonemori; Shinichi, Murai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本報告では、一つのLSI中から自動テスト生成可能な部分と人手作成パタンによる故障シミュレーション部分を自動的に識別し、効率良くテスト生成を行う自動テスト生成システムMULTES/ISの概要、システム構成、評価結果等について述べている。MULTES/ISで自動テスト生成可能な部分は完全スキャン回路部、不完全スキャン回路部、同期回路部、組合せ回路部であり、人手作成パタンによる故障シミュレーション部は非同期回路部である。MULTES/ISを完全スキャン回路5品種、不完全スキャン回路5品種、非スキャン同期回路5品種、非同期混在回路1品種に適用した結果、ほとんどの品種で故障検出率98％以上のテストパタンが自動生成できた。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper describes an automatic test generation system MULTES/IS which effectively generates test vectors by recognizing the circuit block for which test vectors are automatically generated and the circuit block for which test vectors have to be manually prepared. The circuit blocks for which test vectors are automatically generated are complete scan, incomplete scan, non-scan synchronous and combinational circuit block, and the circuit block for which test vectors have to be manually prepared is asynchronous circuit block. MULTES/IS has been applied 5 complete scan circuits, 5 incomplete scan circuits, 5 non-scan synchronous circuits and 1 circuit including asynchronous circuit block, and test vectors with more than 98% fault coverage have been automatically generated for most of all circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1988, 号 31(1988-SLDM-042), p. 1-8, 発行日 1988-05-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会