WEKO3
アイテム
時間記号論理シミュレーションの結果解析系
https://ipsj.ixsq.nii.ac.jp/records/28341
https://ipsj.ixsq.nii.ac.jp/records/28341f0e16c8f-80ec-41d6-abc1-77407f17f9aa
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1988-10-28 | |||||||
タイトル | ||||||||
タイトル | 時間記号論理シミュレーションの結果解析系 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Result - Analysis System for Time - Symbolic Logic Simulation | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
京都大学工学部 | ||||||||
著者所属 | ||||||||
京都大学工学部 | ||||||||
著者所属 | ||||||||
京都大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Kyoto University | ||||||||
著者名 |
高橋, 瑞樹
× 高橋, 瑞樹
|
|||||||
著者名(英) |
Mizuki, Takahashi
× Mizuki, Takahashi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 論理回路のタイミング検証のための新しいアプローチとして、我々は時間記号論理シミュレーションを提案している。時間記号論理シミュレーションは、ゲートの遅延や入力の変化時刻を変数で表わしシミュレーション時刻を代数式のまま扱うことにより、遅延のばらつき等をモデル化した精密なシミュレーションを行うことができる。時間記号論理シミュレーションの結果は、遅延に関する条件とイベントの系列からなるイベント木で与えられるが、設計者が期待するイベント系列が得られる条件を求めるという作業は、イベント木が大きい場合や条件が複雑である場合は人手では困難となる。本論文では、上記の問題を解決するものとして、シミュレーション結果を解析し回路が設計者の期待通りに動作するための条件を求める結果解析系について述べる。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | As a new approach for timing verification of logic circuits, we have proposed a new concept of time-symbolic logic simulation. Time-symbolic logic simulator treats a time as a linear combination of variables representing gate delays or the times of input events, which allows a precise timing analysis of the logic circuits. Since a direct output of the time-symbolic logic simulator is event-trees for circuit outputs, which represents event sequences and the conditions to allow the event sequences, it is often difficulty by hands to obtain conditions to allow the expected event sequences when the event-trees are large or the conditions are complex. In this paper, as a solution of this problem, we describe an result-analysis system for time-symbolic logic simulation which analyzes the simulation result and compute the condition in which the circuit under text will behave expectedly. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1988, 号 78(1988-SLDM-044), p. 9-16, 発行日 1988-10-28 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |