

## ハードウェア記述言語CDTと その設計支援への応用

# Hardware Description Language CDT and Its Applications to Computer Aided Design

中川 王介

Keisuke NAKAGAWA

# 電気通信大学 情報工学科

Department of Computer Science and Information Mathematics

# The University of Electro-communications

あらまし 計算機などの論理回路を記述し設計、製作を行う目的で、ハードウェア記述言語を設計し、それを使った設計システムを開発している。CDT はプログラミング言語 Pascal に似た記法を持ち、並列実行を記述できる。また、動作記述とともに、その部分集合である CDT-L を使い、回路記述を行なえる。したがって、設計の過程は、CDT で書かれたプログラムを CDT-L で書かれたプログラムにすることになる。CDT-L の記述は、ゲート、フリップフロップ、そしていくつかのくりかえし構造を記述する機能によってなされる。CDT、CDT-L の機能、設計システムの概要とともに、シミュレーションについても少し述べる。

**Abstract.** In this paper, a hardware description language CDT and a design system using it are described. CDT is a language whose form is rather similar to Pascal, and has features for describing parallel execution of statements. The behavioral descriptions of the circuits are written using all its features, while their circuit descriptions are written using its subset CDT-L, which include only logical operations, gates, flip flops and some simple features for expressing repeated structures. So, to design is to transform programs in CDT to programs in CDT-L. We present the features of CDT-L and CDT, the design system which we are now developing, and at the end, discuss about simulation briefly.

## 1. はじめに

計算機などの論理回路の設計と製作に使う目的で、動作から回路の構造までを記述する言語 CDT を設計し、それを使って設計支援システムを製作してある。以下に、回路記述言語 CDT-L, CDT, 設計の過程、シミュレーションの傾向概要を示す。

## 2. 回路記述言語 CDT-L

次に示すプログラムは、図 1.1 の回路の記述である。ここには circuit 定義と複数の宣言、複合文、という基本の書き方が示してある。

- ```

1 circuit R1;
2 input s,d;
3 output q;
4 module DFF: f;
5 (f.D:=(f.Q AND NOT(s)) OR (d AND s));
6 (q:=f.Q);

```




图 1.1 R1 的回路图

構造を代入文だけで表わすと記述が大きくなるので、くり返し構造の記述と階層構造の記述のための機能が必要である。

## 2.1. 繰り返し構造の記述

CDT-L の素数は基本的に 1 ビットを表わし、論理も 1 ビットのデータにたいする論理演算しか許されていないが、又進数を表わす素数などのために、ビット配列が記述できる。さらに、配列の各々のビットに同じ演算を行うとそのため for 文が導入され、その制御素数には、整数を利用できるようにした。たとえば、n ビットのレジスタは、次のように書ける、

```

1 circuit R(n);
2 input d[0..n-1], s;
3 output q[0..n-1];
4 module DFF: f[0..n-1];
5 (ns:=NOT(s);
6 for i:=0 to n-1 do
7 (f[i].d:=(f[i].Q AND ns) OR (d[i] AND s);
8 q[i]:=F[i].Q));

```

5 行目と 7 行目に現われる ns は中継のための素数で、記憶の能力を持たない。

for 文の意味は、7, 8 行にある構造が n 回くりかえして表わるとのことである。すなわち、実際の回路に展開したときには、 $2n$  行の並列実行される代入文となる。

また、回路の名前とともに、長さをパラメータとして書くことで、柔軟な記述ができる。

## 2.2. モジュール

回路の構造を階層的に表現するために、モジュールによって部分の構造を記述できるようになっている。その表現の基本形式は

```

define module 回路名;
    素数の宣言;
    構造の記述;

```

であり、circuit の場合と同じである。モジュールを使つて例として、二つのレジスタを使つた回路 DR(n) を示そう。

```

1 circuit DR(n);
2 define module R(n);
3 input d[0..n-1], s;
4 output q[0..n-1];
5 module DFF: f[0..n-1];
6 (ns:=NOT(s);
7 for i:=0 to n-1 do
8 (f[i].d:=(f[i].Q AND ns) OR (d[i] AND s);
9 q[i]:=F[i].Q));
10 input d[0..n], s;
11 output qa[0..n-1]; qb[0..n-1];
12 module R(n):a, b; DFF: f;
13 (f:=NOT(f) AND s;
14 for i:=0 to n-1 do
15 (a.d[i]:=d[i]; b.d[i]:=d[i];
16 qa[i]:=a.q[i]; qb[i]:=b.q[i]));

```

このプログラムの 8 行が n ビットレジスタの定義で、それを使い、二つの n ビットレジスタ a と b が 12 行目で宣言され、実際に生存するようになる。3, 4 行目の宣言は主回路とのインターフェースで、主回路の構造内では、a, s, b, s, a.d[i] などと回路の名前と一緒に書かれる。図 1.1 の DFF はシステム内にすでに定義されたモジュールとして扱われていいのである。

## 2.3. その他の機能

高速の加算器などは、基本的に木の形をしているので、これらの回路を効率よく表現するため、モジュールを再帰的に定義できるようにした。すなわち、自分自身をモジュールの宣言で使うことを許している。同時に、パラメータに関する判断をする for 文も利用できる。

## 3. ハードウェア記述言語 CDT

CDT は以下に示す特徴を持つ記述言語である。

- (1) 基本の型は、ビット (bit), 整数 (integer), 文字定数であり、これらを要素とする配列, 集合を定義できる。
- (2) ビット, ビット配列にたいして, 算術演算, 論理演算, 連結 (concatenation), 抽出 (extraction) の定義されてる。整

整数はビット配列に準ずる。

- (3) 制御構造は、while文, repeat文, for文, if文, case文などを使い構成する。
- (4) 複合文は、並列に実行されるものと逐次実行されるものがあり、前者は複数の文を"("と")"で囲みこことにより、後者はbeginとendで囲みこことによって表現する。
- (5) 全体の形式はCDT-Lと同じである。

このあとにつづく各々の節でCDTについて概説するが、CDTの文の意味は、CDT-Lの文で表わすことによって説明する。

### 3.1. 変数とその宣言

変数は名前によって表わし、inputなどの種類、型、変数名をつづけて書いて宣言する。たとえば、

```
input bit; d[0..n-1], s;
```

は、 $n$ ビットのビット配列dと1ビットの変数sを宣言する。また、フリップフロップやレジスタを表わすための変数の種類として、storeがある。

```
store bit; a[0..n-1], s;
```

は $n$ ビットのレジスタaとフリップフロップsを表現する。

なお、bitsは省略してもよい。

### 3.2. 式

式は変数と変数を演算記号+,-,\*,/, AND, OR, NOT, @ (連続)で結んで構成する。演算順序は、演算の強さ、( )によつてきまる。

2つの変数aとbの運算  $a @ b$  は、aを上位にしてaとbとを並べたものである。

また、配列aのスレーブビットを逆にして作つた6ビットのデータは、

```
a[2..7]
```

である。この抽象演算 $[..]$ は、式にも適用できる。

式に含まれる演算記号は、それを計算する論理回路モジュールとなり、式はこれらのモジュールを実行順に結合した回路となる。たとえば、

```
0 @ T[0..n-2]
```

はTの1桁左シフトであるが、Tを入力とする1桁シフト回路を表わす。また、

```
0 @ (a+b)
```

は、aとbがともに $n$ ビットの変数であれば、2つの $n$ ビットの又進数を加える回路の後に、加算回路からの $n+1$ ビットの出力を入力となすように1桁左シフト回路をつなぐ回路として実現されると考える。各回路モジュールの出力は、精度を保持するために必要な桁の配列として宣言される必要がある。

### 3.3. 文

文には、代入文、if文、case文、for文、while文、repeat文、wait文、空文があり、これらで書かれたプログラムが制御回路と演算回路の構造をきめる。式と代入文が演算回路を、複合文が代入文に相当する命令を出力する順序回路を記述して、まとめてから考えてよい。

#### 3.3.1. 代入文

代入文は

```
変数 := 式;
```

の形式で表わされるが、左辺がstore変数であれば1単位時間(これを1Tと呼ぶことにする)で実行される。そうでなければ、0単位時間か、否、すなはち、遅れがないものと見做す。逐次実行される複合文

```
begin S1; S2; ... ; Sn end;
```

の実行時間は  $s_1 \sim s_n$  の実行時間の和である。一方、並列実行される複合文

$(s_1; s_2; \dots; s_n)$

の実行時間は、 $s_1 \sim s_n$  のうち最長の実行時間に等しいと考える。

### 3.3.2. 分岐

分岐は if 文と case 文 によって表わす。これらの文自体には遅れはなく、それに含まれる代入文によって遅れ時間がきまる。

if  $c$  then  $s_1$  else  $s_2$ ;

は、 $s_1$  か  $s_2$  の遅れ時間に等しく。

if  $c$  then  $s_1$ ;

の場合の遅れ時間は、 $c$  が 真なら  $s_1$  の遅れ時間に等しく、 $c$  が 偽なら 0 である。

case 文

```
case C of
    c1: s1;
    ;
    ck: sk;
end
```

は、條件  $C$  の値によって、 $c_1 \sim c_k$  のうちの何れか 1 つを実行する。 $c_i: s_i$  を 分岐要素 と呼ぶことにする。

分岐と関連して、wait 文と空文 (continue) が利用できる。空文は 1 テーブルの遅れの生成に、wait 文は if 文の中で、くりかえしを表現するためによく使われる。たとえば、

if  $c$  then  $s_1$  else wait;

は、 $c$  が 真なら  $s_1$  を実行して if 文を終るが、 $c$  が 偽であれば 1 テーブルの遅れの後に if 文を再実行することを意味する。

### 3.3.3. いろいろな表現

1 テーブルの論理回路は、これまで述べた機能を

使っていろいろに表現できる。たとえば、2.2 節で例に示した回路  $DR(n)$  は、さらに多くの異なるレベルでの表現が可能である。

まず、動作記述として、次のものが考えられる。

```
1 circuit DR(n);
2 input d[0..n-1], s;
3 output qa[0..n-1], qb[0..n-1];
4 store a[0..n-1], b[0..n-1];
5 (repeat
6 begin
7 if s then a:=d else wait;
8 b:=d
9 end
10 until off;
11 repeat
12 (qa:=a;
13 qb:=b)
14 until off).
```

これが CDT の記述の中で最もレベルの高いものであり、2.2 節の CDT-L の記述は最もレベルの低いものと考えられる。

なお、上記のプログラム中の repeat ... until off は、--- の部分をスイッチが入っている間くりかえし実行することを意味している。

動作記述と CDT-L は、より回路記述の間に、もう 1 つの記述がある。たとえば、

```
1 circuit DR(n);
2 input d[0..n-1], s;
3 output qa[0..n-1], qb[0..n-1];
4 store a[0..n-1], b[0..n-1], state;
5 (repeat
6 case state of
7 0: if s then (a:=d; state:=1) else state:=0;
8 1: (b:=d; state:=0)
9 end
10 until off;
11 repeat
12 (qa:=a;
13 qb:=b)
14 until off).
```

が  $DR(n)$  にたどりするもので、順序回路記述に比べるものである。すなはち、ここでは状態を表わす変数 state が導入され、逐次実行され複合文は見られない。各状態の動作は state を條件とする case 文中の分岐要素によって表わされ、状態の変化は状態変数への代入文に

つで記述されている。5行のrepeat文が図3.1の状態遷移図を表現していることはすぐわかる。




図3.1. DR( $n$ ) の遷移図

さらに、store変数を3進符号化し、それぞれのビットにDFFを使えば、スイソケン理論の与えてくれる方法により回路記述へ移行できる。

それで、if文を雨びとりあげ、順序回路記述で表わしてみる。  
まず、

```
if c then s1 else s2; s3;
```

が逐次実行されるときには、case文に、

```
i: (if c then s1 else s2; state:=i+1);
i+1: s3;
```

を追加する。

### 3.3.4. while文とrepeat文

while文はif文を使って表現できる。たとえば、

```
while c do begin s1; s2; s3 end;
s4; s5;
```

は、s1～s5が代入文であれば、

```
i: if c then (s1; state:=i+1);
else (s4; state:=i+4);
i+1: (s2; state:=i+2);
i+2: (s3; state:=i);
i+3: (s4; state:=i+4);
i+4: (s5; ---);
```

となる。

repeat文もwhile文と同じ様にしてif文を使って表現されると、左のrepeat文の書式は

```
repeat 條件文 until 条件式;
```

である。

### 3.3.5. for文

for文は、くりかえされた文が逐次実行か並列実行かによって、2つの形式がある。まず、

```
for 变数:=初期値 to 最終値
do 文;
```

は、初期値から最終値までのくりかえして実行される複数個の文は、並列に実される。まず、

```
for 变数:=初期値 to 最終値
do serially 文;
```

は、直列実行される。

## 4. 設計の過程

与えられたプログラムをCDT-Lのプログラムに書き直すことが論理設計であると言え、その過程を議論する。

まず、全過程を次の段階に分けて考える。

- (1) 演算回路と制御回路への分離
- (2) 制御回路の設計
  - (2.1) 順序回路記述の作成
  - (2.2) CDT-L記述の作成
- (3) 演算回路の設計
  - (3.1) 構造の決定
  - (3.2) 各モジュールの順序回路記述の作成
  - (3.3) CDT-L記述の作成

以下に、つづく節で CDT-LU 言述の作成を除く各段階について概説するが、理解を助けるため、DR(n) より複雑な例を参考する。

```
circuit ps(n);
  input bit: a[0..n-1]; s;
  output bit: z;
  store bit: r[0..n-1]; c: integer;

  begin
    repeat
      begin
        if s then (r:=a; c:=0) else wait;
        while c<=n-1 do (r:=0@r[0..n-2]; c:=c+1; z:=r[n-1])
      end
    until off
  end.
```

この回路は時刻  $t$  に  $s=1$  とすると、入力  $a$  を受け取り、時刻  $t+\tau$ ,  $t+2\tau$ , ...,  $t+n\tau$  の（クロック）時間に  $a[n-1]$ , ...,  $a[0]$  を Z から出力する、並列→直列複雑回路である。

#### 4.1. 演算回路と制御回路への分離

ここで行なう仕事は、式の計算と代入を行なう部分をまとめて演算回路モジュールを定義し、それと主プログラムとのインターフェースを記述することである。ps(n) については、上述したプログラムから、右上に示すプログラムを求めることが目的である。

これを実行する手順は次のようになる。

- (1) ( )で囲まれた代入文からなる複合文を見出し、それぞれを  $f_1, f_2, \dots, f_k$  とする。
- (2) 集合  $\text{control} = \{c_0, c_1, \dots, c_k\}$  を定義する。
- (3) 演算回路モジュール  $am$  の定義
  - (3.1) モジュール名を書く。
  - (3.2) 原プログラムの store 変数の宣言をコピーする。(そして原プログラムから削除する)
  - (3.3) 式中に現われる入力変数の宣言をコピーする。そして、  
 $\text{com: control}$

```
circuit ps(n)
  define set control= { c0, c1, c2 };
  define module am(n);
  input bit: a[0..n-1]; com: control;
  output bit: z, q1;
  store bit: r[0..n-1]; c: integer;
  (repeat
    (case com of
      c1 : (r:=a; c:=0);
      c2 : (r:=0@r[0..n-2]; c:=c+1; z:=r[n-1]);
    end;
    q1:=(c<=n-1));
  until end);

  input bit: a[0..n-1]; s;
  output bit: z;
  module A: am(n);

  (repeat
    begin
      if s then A.com:=c1; else wait;
      while A.q1 do A.com:=c2;
    end;
    until off;
    repeat
      (A.a:=a; z:=q1);
    until off).
```

を追加する。

(3.4) 代入文の左辺の出力変数の宣言をコピーする。条件式に対して、出力変数  $q_1, q_2, \dots$  を宣言する。

(3.5) 以下の複合文を書く。

```
(case com of
  c1: f1;
  c2: f2;
  ...
  ck: fk
end;
q1:=ex1;
q2:=ex2;
...
qm:=exm);
```

- (4)  $\text{module A: am}$  を宣言する。
- (5)  $f_1, f_2, \dots$  を  $A.\text{com} := c_1, A.\text{com} := c_2, \dots$  に書きえる。
- (6) 条件式を、 $A.q_1, A.q_2, \dots$  に書きえる。
- (7)  $A$  の入力と原入力、 $A$  の出力と原出力を結ぶ代入文を書く。

## 4.2. 制御回路の設計

順序回路の設計は、逐次実行と並列実行の解析をして必要な状態を見出し、順序回路記述を作り、それをもとに回路記述を作成することである。

この段階の作業により、PS(n) の制御を表わす主プログラムの複合文は、以下のようにになることが期待される。

```
(repeat
    case state of
        0: if s then (A.com:=c1; state:=1)
            else state:=0;
        1: if A.q1 then (A.com:=c2; state:=1)
            else state:=0
    end;
    until off;
    repeat
        (A.a=a; z:=q1);
    until off);
```

これを行なう手続その内容の概要は3.3節からわかるようだ、以下のよつてなる。

### (1) 順序回路記述の作成

(1.1) 3.3節の方針に従って必要な状態を見出す。

(1.2) 集合  $S = \{0, 1, \dots, n-1\}$  を定義する。仄ばしこは必要な状態の数である。

(1.3) state:S を store 番数として宣言する。

(1.4) case文を作成する。

### (2) 回路記述の作成

(2.1) ビット字にはビット配列でない番号に又進路号を与える。

(2.2) 1ビットの番号にたいする式に分解する。

(2.3) 論理式を生成する。

この段階では、いくつかの問題点がある。すく、並列実行複合文にwhile文のようなく実行回数が予測できない文が含まれている場合には、すべての文の終了(して停止したこと)を検出

する回路を付加する。また、複合文の中の複合文の処理は、その部分の展開をして状態を定義するが、その部分を分離する方法もある。

## 4.3. 演算回路の設計

この章の最初に示したように、この段階は3つの段階に分解できるが、最後の段階は前節の(2)と同じであるので、省略する。

### (1) 構造の決定

構造の決定はこの段階で最も難しく、また大半を部分である。もともと、各store番号が左辺にある式を集め、それらを独立に回路を作りても、正しい動作をするが、それでは無駄が多いため、よりよい構造を考えるのが仕事である。こ、では、次の二つの方法によつてある。

(1.1) 代入文を、左辺が同じstore番号であるようなグループに分ける。また、条件式はそれ別のグループとする。

(1.2) 主プログラムを解析して、同時に実行できな組合せをきめる。

(1.3) 同時に実行できる組合せについて、式を同じ回路で計算するのが得かどかを調べ、グループの併合を試みる。

このとき、加算回路の使用など、高価な回路の使用から試みる。このとき、演算は、單項演算か双項演算であるので、基本構成は、1個または2個の選択回路が演算モジュールの入力と、演算モジュールの出力と選択回路がつながった形となり、そこからレジスタなど別の変数へつながる。

### (2) モジュールの順序回路記述の作成

構造が決まると、4.1と同様の方法で演算モジュール、選択回路を1つずつモジュールとして記述する。そして最後にモジュール間の接続線を表わす代入文を主プログラムとして残る。

選択回路は段階(3)で1ビットの記述に分解され回路記述が求められるが、演算回路は、スケーム内に定義をしておかざるを見ない。

## 5. シミュレーション

我々の処理システムは、パーソナルから得られる構文木をもとに、設計プログラム、シミュレータを開発してある。

CDT は並列実行が行なえるので、計算の順序は、データの流れを解析してそのなければないが、現在は、木と実行順序表とを使ってシミュレーションを行なう方法をとつてある。従つて、実行はインタプリタで行なうことになり、あまり速くない。現在我々の使つてあるシミュレータは、順序回路記述までを扱うことができるが、簡単な計算機の場合で、1秒数十命令である。(SUN 3-50 上)この速度でも、モジユールの検証、アーキテクチャに関する実験を通して、言語、システムの有効性を確かめることはできるが、やはり、機能の拡張とともに、高速化が課題である。

## 6. おわりに

このシステムの開発は、CDT-L とそのシミュレータの開発に始まり、CDT への拡張、そして現用設計システムの開発を行なつてある。これまでの使用経験から、CDT は、設計システム用の言語として十分使えると考えてある。また、機能はそれ程大きくなく、小人数でのシステム開発用という目的も満足されていなうに思えていい。

まことに、CDT-L の処理系を開発した小野田英、鈴木英泰、CDT のシミュレータを開発した土居晋三の諸氏は、その製作と利用を通じて CDT の設計に大きな貢献があった。ここに記して感謝する。