WEKO3
アイテム
ハードウェア記述言語UHDL
https://ipsj.ixsq.nii.ac.jp/records/28324
https://ipsj.ixsq.nii.ac.jp/records/283240c68b07b-5420-4560-a434-9017a47d2471
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM88046011.pdf (995.0 kB)
|
Copyright (c) 1989 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1989-02-20 | |||||||
| タイトル | ||||||||
| タイトル | ハードウェア記述言語UHDL | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | UHDL : Unified Hardware Description Language | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）富士通研究所 | ||||||||
| 著者所属 | ||||||||
| （株）富士通研究所 | ||||||||
| 著者所属 | ||||||||
| （株）富士通研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu Laboratories Limited | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu Laboratories Limited | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Fujitsu Laboratories Limited | ||||||||
| 著者名 |
藤沢, 久典
× 藤沢, 久典
|
|||||||
| 著者名(英) |
Hisanori, Fujisawa
× Hisanori, Fujisawa
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 新しいハードウェア記述言語であるUHDL (Unified Hardware Description Language)を開発した．UHDLは従来のハードウェア記述言語で問題となった点を克服するために次のような特徴を備えた言語である．まず動作記述においてインターバルと言う概念を取り入れることにより同期回路と非同期回路とを区別することなく記述することが可能である．また動作記述は時相論理に基づいているため数学的に厳密に定義でき，検証が容易である．さらに動作記述から論理回路の合成を考えた場合に，現在の技術では設計者が満足できるような回路を合成することは困難である．UHDLでは設計者自らデータパスや構造を指定することにかできる．そのためこの情報を利用することによりより品質のよい回路を合成することが可能となる．ここでは，ハードウェア記述言語UHDLについて，動作記述を中心に説明する． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We have developed a new hardware description language UHDL. UHDL has the following features to overcome the problem in usual hardware description language. In the description of behavior, the concept of an interval is introduced. When intervals are used, behavior can be described without distinction of synchronous and asynchronous behavior. Since the description of behavior is based on interval temporal logic, we can treat description of behavior strictly in mathematics and formal verification is easy. It is difficult to get a high-quality result by automatic circuits synthesis from the description of behavior in the state of the art. In UHDL, the designer can designate a hardware structure by oneself and a synthesis system can synthesize high-quality hardware. In this paper, we describe UHDL with these features. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1989, 号 14(1988-SLDM-046), p. 81-88, 発行日 1989-02-20 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
