WEKO3
アイテム
大規模回路の多段論理簡単化について
https://ipsj.ixsq.nii.ac.jp/records/28256
https://ipsj.ixsq.nii.ac.jp/records/28256996b6d60-d6de-4c96-98bc-344cc9870dc3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM90052003.pdf (532.0 kB)
|
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1990-05-22 | |||||||
| タイトル | ||||||||
| タイトル | 大規模回路の多段論理簡単化について | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Multi - level logic minimization for large circuits | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 富士通研究所 人工知能研究部 | ||||||||
| 著者所属 | ||||||||
| 富士通研究所 人工知能研究部 | ||||||||
| 著者所属 | ||||||||
| 富士通研究所 人工知能研究部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Artificial Intelligence Labs. FUJITSU LABORATORIES LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Artificial Intelligence Labs. FUJITSU LABORATORIES LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Artificial Intelligence Labs. FUJITSU LABORATORIES LTD. | ||||||||
| 著者名 |
藤田, 昌宏
× 藤田, 昌宏
|
|||||||
| 著者名(英) |
Masahiro, Fujita
× Masahiro, Fujita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々は許容関数の内部表現に2分決定グラフを用いた多段論理回路簡単化プログラムを開発し、ベンチマーク回路による評価を行なってきた。2分決定グラフは他の論理関数表現手法と比べ、より大きな回路がコンパクトに表現できるため、他の多段回路簡単化手法と比較してより大きな回路を簡単化できる。本稿では、さらに大規模回路の効率的な簡単化を実現するために、簡単化の際に使用するドントケアの効率的な絞り込み手法を提案し、実際の評価結果を述べる。元の許容関数では、回路の外部出力の論理関数が変化しないという条件を用いていたが、ここで提案する手法では、各ゲートごとに許容関数を定義する際に、そのゲートの出力の論理関数が変化しないという条件で許容関数を生成するようにする。これは、回路の構造から生じるドントケアを一部捨てることに相当し、結果として許容関数が簡単になり、大規模回路に適用できるようになる。また、実験結果から、簡単化の品質もそれほど悪くならないことが分かった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We have developed multi-level logic minimization programs based on the transduction method with Binary Decision Diagram and also developed a Boolean resubstitution algorithm with permissible functions. In this paper, we present a method which enable us to minimize larger circuits. We calculate permissible functions for each gate on the condition that only the output of that gate does not change, which is a more strict condition than that of the original permissible functions which guarantees that the primary output logics do not change. The sizes of permissible functions are smaller, which means we can handle larger circuits, although some don't cares are ignored. We present some experimental results. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1990, 号 42(1990-SLDM-052), p. 1-8, 発行日 1990-05-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
