WEKO3
アイテム
ゲートアレイ用シンボリックレイアウトシステム:HSYLA
https://ipsj.ixsq.nii.ac.jp/records/28247
https://ipsj.ixsq.nii.ac.jp/records/28247f9849f12-22c9-4cf7-84a3-06ce3d81f7cd
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1990-07-10 | |||||||
タイトル | ||||||||
タイトル | ゲートアレイ用シンボリックレイアウトシステム:HSYLA | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Hierarchical Symbolic Layout System for Gate - arrey Library Design | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
沖電気工業(株)超LSI開発センタ | ||||||||
著者所属 | ||||||||
沖電気工業(株)超LSI開発センタ | ||||||||
著者所属 | ||||||||
沖電気工業(株)超LSI開発センタ | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Research & Development Center OKI Electric Industry Co., Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Research & Development Center OKI Electric Industry Co., Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Research & Development Center OKI Electric Industry Co., Ltd. | ||||||||
著者名 |
田代, 雅久
× 田代, 雅久
|
|||||||
著者名(英) |
Masahisa, Tashiro
× Masahisa, Tashiro
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ゲートアレイのライブラリ設計を支援する階層シンボリックレイアウトシステムHSYLAについて報告する。HSYLAは、デザインルールに固定なゲートアレイのリーフセルをセルシンボルとして扱い、設計者は各セルシンボル中に含まれるトランジスタの端子間をシンボリック配線する事でライブラリの設計を行う。また、既に作成済みのシンボリック配線データを新規デザインルールのリーフセルに従って再配置する機能を持ち、デザインルールの更新時に過去の設計資産を再利用できる。これまでに250種類のライブラリ設計を行い、設計期間を従来の1/2に短縮した。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This Paper presents a hierarchical symbolic design system named HSYLA developed to support gate-arrey library design. HSYLA handles design rule dependent leaf cells as cell symbols. Designers do symbolic routing between cell symbol terminals using contact symbols, terminal symbols, and wire symbols. When the design rule was updated, HSYLA can automatically regenerate a symbolic diagram according to terminal positions of the new leaf cell symbols. We designed about 250 kinds of gate-array libraries using HSYLA, and the design time was reduced by a half. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1990, 号 54(1990-SLDM-053), p. 1-8, 発行日 1990-07-10 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |