WEKO3
アイテム
内部状態を利用した順序回路のテスト生成手法
https://ipsj.ixsq.nii.ac.jp/records/28240
https://ipsj.ixsq.nii.ac.jp/records/282400c0dab6c-c355-4dda-b206-991617ae0117
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1990-10-08 | |||||||
タイトル | ||||||||
タイトル | 内部状態を利用した順序回路のテスト生成手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Test Generation Method for Sequential Circuits Based on Maximum Utilization of Internal States | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
日本電気(株)C&Cシステム研究所 | ||||||||
著者所属 | ||||||||
日本電気(株)C&Cシステム研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
C&C Systems Research Laboratories NEC Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
C&C Systems Research Laboratories NEC Corporation | ||||||||
著者名 |
尾野, 年信
× 尾野, 年信
|
|||||||
著者名(英) |
Toshinobu, Ono
× Toshinobu, Ono
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 順序回路を対象としたテストパターン生成手法を提案した。提案手法は、回路の内部状態を最大限に利用することを特徴とし、信号値の変化が最小となるようにテストパターンの生成を行なう。提案手法を用いることにより従来手法と比べ、テストパターン生成に要する時間とテストパターン長を短縮でき、生成したテストパターンによるタイミングの問題の発生も減少させることが可能となった。また、内部状態をより有効に利用するための、故障信号の伝搬した距離による対象故障の選択アルゴリズムを提案し、実験によりその有効性を確認した。さらに、大規模な回路を扱うための局所目標の設定による処理の分割、信号値変化に着目した場合の再収斂ファンアウトの処理などに関しても検討を加えた。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, we present a novel deterministic test pattern generation method for sequential circuits. Our approach is characterized as maximum utilization of internal states and has several advantages over conventional methods. Making the best use of internal states of the circuit allows us to reduce the computational time, the test pattern length and the timing problems, which are serious especially in sequential circuit test pattern generation. Our method selects a fault as a target fault so that the internal state is suitable for detecting it. Only the value transitions necessary to detect a fault are traced during the pattern generation procedure, A target fault selecting algorithm is also proposed in order to utilize the internal state maximally in detecting the target fault. The fault selecting algorithm is shown to be efficient with experimental results. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1990, 号 81(1990-SLDM-054), p. 39-46, 発行日 1990-10-08 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |