アナログ・セル生成における素子配置手法

• Item type: SIG Technical Reports(1)
• 公開日: 1990-12-12
• タイトル: アナログ・セル生成における素子配置手法
• タイトル / 言語: en
• タイトル: A PLACEMENT ALGORITHM FOR ANALOG CELL GENERATION
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 株式会社東芝 半導体CAD技術部
• 著者所属: 株式会社東芝 半導体CAD技術部
• 著者所属(英): en
• 著者所属(英): TOSHIBA CORPORATION, SEMICONDUCTOR CAD ENG. DEPT.
• 著者所属(英): en
• 著者所属(英): TOSHIBA CORPORATION, SEMICONDUCTOR CAD ENG. DEPT.
• 著者名: 佐々木, 尚; 諏佐, 秀哉
• 著者名(英): Hisashi, Sasaki; Hidekana, Susa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: バイポーラ・アナログLSIの機能セル（ブロック）内の素子配置手法について提案を行う。我々はアナログ・レイアウト設計者が日常行っている設計手法を基に、アナログ制約を満足しつつ高集積度を実現するために、次のような特徴を持つシュミレーテッドアニーリング法を考えた。（）スケマからレイアウトするときにアナログ的な近接配置を満足するために、電源からグランドに至るパス（我々はブランチと呼んでいる）を利用して素子の近傍関係を保存する。（）集積度を上げるために配置機構の中にコンパクション機能を取り込む。面積的には手書きによる設計と同程度の結果が得られることを確かめた。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a placement algorithm for bipolar analog LSI cell generation. Based on LSI designer's experience, this algorithm is derived from simulated annealing method to meet both analog-constraint and high-density. (1) To keep neighbourhood-relation of elements, we incorporate a new capability to treat power supply. path called "BRANCH" in designing physical layout from schematic capture. (2) To obtain high-density, we also adopt compaction mechanizm which is consistent with the above capability. Our resultant layout is exactly as high-density as hand-written one.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1990, 号 100(1990-SLDM-055), p. 103-110, 発行日 1990-12-12
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会