符号化時間記号シミュレーションに基づくタイミングエラー確率の解析

• Item type: SIG Technical Reports(1)
• 公開日: 1990-12-12
• タイトル: 符号化時間記号シミュレーションに基づくタイミングエラー確率の解析
• タイトル / 言語: en
• タイトル: Analysis of Timing Error Probability Based on Coded Time - Symbolic Simulation
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学工学部
• 著者所属: 京都大学工学部
• 著者所属: 京都大学工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者名: 出口, 豊; 石浦, 菜岐佐; 矢島, 脩三
• 著者名(英): Yutaka, Deguchi; Nagisa, Ishiura; Shuzo, Yajima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 遅延の大きさが不確定で、その最大値と最小値だけが与えられているような論理素子によって構成された非同期回路において、ハザードなどのタイミングエラーが起こる確率を計算する方法を提案する。本手法は以前に提案した「符号化時間記号シミュレーション」の考え方を発展させたものであり、従来再収れんによって不正確にしか求められなかった確率を正確に計算することができる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a new technique of calculating timing error probabilities named probabilistic CTSS. We are concerned with timing verification of logic circuits consisting of gates whose delay values are uncertain and are specified by their minimum and maximum values. This technique is based on coded time-symbolic simulation, which we proposed in our previous work. It calculates accurate timing error probabilities which the conventional method can not calculate because of reconvergences in the circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1990, 号 100(1990-SLDM-055), p. 65-72, 発行日 1990-12-12
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会