WEKO3
アイテム
高密度マクロセルジェネレータMOSAIC
https://ipsj.ixsq.nii.ac.jp/records/28205
https://ipsj.ixsq.nii.ac.jp/records/28205466fa8b6-76c8-427d-9e42-fefa845df6c4
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM91058007.pdf (1.4 MB)
|
Copyright (c) 1991 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1991-07-12 | |||||||
| タイトル | ||||||||
| タイトル | 高密度マクロセルジェネレータMOSAIC | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A High Packing Density Macro - cell Generator MOSAIC | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）日立製作所 日立研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所 日立研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所 日立研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所 デバイス開発センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Research Lab. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Research Lab. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Research Lab. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Device Development Center | ||||||||
| 著者名 |
鈴木, 五郎
× 鈴木, 五郎
|
|||||||
| 著者名(英) |
Goro, Suzuki
× Goro, Suzuki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マクロセルを高密度でレイアウトするマクロセルジェネレータMOSAICを開発した。リーフセルをタイル状に隙間なく配置し、あらかじめリーフセル内に埋め込んだバス配線を使ってリーフセル間の配線を行う方式を採用している。レイアウトを強く意識した特別な回路図が必要無く、またリーフセルを汎用的に用いるために膨大な種類のリーフセルを準備する工数が不要である。試行結果では7kトランジスタ/mm^2 （μプロセス使用時） のレイアウト密度を実現している。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this paper, we propose a new high packing density macro-cell layout generator. This system places lots of leaf cells like mosaic and routs them using bus wiring patterns which are placed in a leaf cell beforehand. There are two main features. One is that it is not necessary to prepare special circuit schematics. The other is this system needs very fiew kinds of leaf cell. Experimental results show that 7000 transistors can be placed in 1mm×1mm area using 1μ process. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1991, 号 58(1991-SLDM-058), p. 1-8, 発行日 1991-07-12 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
