

マクロセル方式高密度配線手法について

吉岡智良、 山田晃久、 中谷美千世、 藤原紳一、 神戸尚志

シャープ株式会社 生産技術開発センター 第4研究部

マクロセル間配線は、従来のレイアウトモデルや配線方式では配線領域に無駄な領域や配線の迂回が発生するため、チップ面積を最小化することが困難であった。そのため我々は新しいチャネルモデルを提案し、またマクロセルの配置に自由度を高める非スライシング構造にも対応した配線手法を実現した。本文ではその処理手順と、高速かつ高密度な配線結果を得るための手法について考察し、実験評価を加えて報告する。

A High Dense Routing Method for Macro Cell Layout

Chiyo Yoshioka, Akihisa Yamada, Michiyo Nakatani,
Shin-ichi Fujiwara and Takasi Kambe

SHARP Corporation
Production Technology Development Center, Depart. 4
2613-1 Ichinomoto-cho, Tenri-shi, Nara 632, Japan

In the macro cell layout style, conventional approaches have some critical problems of how to reduce dead area and detour routing in the routing region. We propose a new channel model and a new channel routing method that is applicable for placements of macro cell in a non-slicing structure. In this paper, our routing process and highly dense channel routing method are described and experimental results are also shown.

[1] 概要

近年のVLSIの急速な大規模化、高機能化、高密度化に伴い、人手設計はますます困難になり、レイアウト設計の完全自動化が不可欠となりつつある。そこで当社では、階層的レイアウト設計手法に基づき、フロアプランニングと詳細レイアウトを密に連絡させ、レイアウトの最適化を図るチッププランニングシステムを開発した。このシステムによるレイアウト設計は、トップダウンにフロアプランニング(各階層でのマクロセルの相対配置と形状、および入出力端子位置の決定)を行い、ボトムアップにフロアプラン結果に基づいて詳細な配置配線を実行していくことにより達成される。このトップダウンアプローチの採用は短期間に高性能なレイアウト設計の実現を可能とする。

本文ではチップの各階層の設計において、高密度レイアウトを実現するマクロセル間配線手法について考察する。

この手法はフロアプランニングによって最適化されたブロック配置結果をもとに概略配線を行い、その後配線領域をチャネルという部分領域に分割して、各チャネル毎に詳細配線を行う二段階配線手法を用いている。

従来の二段階配線手法における詳細配線は、一般に100%配線を保証し、効率の良い配線が得られるチャネルルータが用いられていた[1,2]。さらに、最近ではグリッドレス配線、任意幅の配線、多層化、凸凹境界線等に対応した手法が提案され[3,4]、さらに高機能、高密度化が進んでいる。しかし、マクロセルレイアウトではブロックの大きさにはらつきがあり、配線領域が複雑な形状となるため、従来のチャネルルータだけでは、配線できなかったり、無効領域が多くなったりする場合がある。そこで本文ではこの問題に有効であると提案されているスイッチボックスルータ[5,6,7]をもとに多角形形状のチャネルにおいてグリッドフリー配線を高速に行う手法を考察する。

[2] レイアウトモデル

本手法におけるレイアウトモデルは以下のとおりである。各マクロセルは任意の大きさの矩形形状であり、その周囲上には他のセルとの接続のための端子があり、配線層、配線幅などの情報を持つ。マクロセルの配置については、非スライシング構造を許す。これにより配置における自由度が高まり、配線における無効領域の削減ができる(図1)。




図1 レイアウトモデル

端子

マクロセル間配線において、従来のチャネルモデル(図2)では、配線領域に、多くの無駄な領域や配線の迂回が発生する。それがチップ面積を増大指せる重要な要因であった。本文ではこの問題を解消するために新しいチャネルモデル(図3)を採用する。一方、このモデルを採用すると上記の問題は解消されるが、チャネルの形状が複雑になり、凸凹のあるチャネル形状となる問題がある。しかもチャネルの支線方向にも端子が存在するため従来のチャネルルータでは配線が不可能である。

そこで非スライシング構造のブロック配置を許すために導入するL型チャネルや、凸凹が大きく、かつ支線上に端子の存在するチャネルなどを配線するために、配線領域をスイッチボックスとして配線する手法を採用する。

本文では、まず本手法で用いたマクロセル間配線の処理手順とその特徴を3章で述べ、次に4章で

詳細配線で問題となる初期配線の高速化について述べる。5章では実際に本手法で行った配線結果を示し、6章でまとめとする。




図2 従来のチャネルモデル




図3 新しいチャネルモデル

[3]処理手順

本手法の処理手順を以下に述べる。


(3.1) 概略配線

フロアプラングラフをもとに各配線の概略経路を決定する。概略の経路決定はフロアプランニングにおいて配線領域の見積りを行う際に用いた手法と同様な手法[8]を用いているため、フロアプランニング時と詳細レイアウト時の配線の差異を小さくしている。また電源線や、クロック線などの特定経路をフロアプランニング時に設計者が指定した場合、その経路を保存し詳細レイアウトに反映することができる。更に電源線においては、その電流量等から、その線幅を決定し、最適な線幅で配線することができる。

(3.2)チャネル定義、順序決定

チャネルの定義は以下の手順で行う。L型チャネルの個数が最少となるように、フロアプラングラフから直線チャネルの候補となるものをまず見つけ出す。直線チャネルが定義できないときに限って、L型チャネルの候補を見つけ出す[9]。チャネルを定義する際、複数のチャネル候補中からの選択については、チャネルの十字交差部分やL型チャネルの折れ曲がり部分に注目し、その部分での配線領域の凹凸の小さいものを採用する。これにより詳細配線問題の簡単化を図っている[10]。図4は直線チャネルを決定するとき(a)垂直チャネルを優先する場合と(b)水平チャネルを優先する二つの場合である。この例では水平チャネルを優先した方が配線領域に凸凹が小さく詳細配線問題が簡単化されるので本手法では(b)を採用する。

詳細配線時での各チャネルの配線順序はこのチャネルを定義した逆順となる。



(a)垂直方向優先

(b)水平方向優先

図4 十字交差部分での直線チャネルの決定

(3.3)チャネル通過端子の位置決定

チャネル配線を行う前に、二つ以上のチャネルに及ぶネットについてはチャネル境界上にチャネル通過端子を配置する。このチャネル通過端子の位置を最適化すること[11]で、複数のチャネルにまたがるネットどうしの無駄な交差が削減され、高密度配線を実現できる。例えば、図5は十字交差部分において(a)通過端子位置の最適化を行っていない場合と(b)行った場合である。




図5 十字交差部分での通過端子位置の最適化

(3.4) 詳細配線

チャネル通過端子や、チャネルの支線方向に端子が存在するチャネルモデルを高密度に配線するため、配線領域をスイッチボックスとして詳細配線を行う。

詳細配線は全てのネットに対して位相と層を決めるための仮想グリッドを用いた初期配線と、配線間のデザインルールエラーを除去して配線の絶対位置を決めるためのチャネルスペーサの二つの処理からなる。

初期配線では、まず適当な大きさの仮想グリッドを想定し、迷路法を用いたスイッチボックス配線法[5]を適用する。このとき配線領域の境界上に存在する端子が仮想グリッド上に乗らない場合は、引きだし配線を付加する。

初期配線の結果、未配線が生じた場合にはグリッドの間隔を縮小して、再配線を行う処理を未配線がなくなるまで繰り返すことで、100%の配線を保証する。

しかし、この初期配線では配線経路、配線層、ビアなどの相対位置の決定を目的としているため、この配線結果にはデザインルールエラーが存在することがある。そのため全てのエラーを取り除く目的で多角形配線領域に適用可能なチャネルスペーサを導入する。

チャネルスペーサは初期配線の結果の配線接続を保ちながらラインにジョグを隨時挿入しつつ、配

線要素を縦方向または横方向に移動することで、デザインルールを犯している部分を取り除く処理である[12]。以下にその処理手順を示す。

- 1) 実行回数と移動方向を設定する。
- 2) 一次元の配線要素移動を実行する。
- 3) デザインルールエラーを調べる。エラーがなければ5)へ。
- 4) 実行回数が指定回数に達していれば、配線不可能としてエラー結果を出力し6)へ。
それ以外は移動方向を90度回転して設定し、2)へ。
- 5) 配線結果出力。
- 6) 処理終わり。

処理手順2)の一次元配線要素移動は、チャネルコンパクション手法[13-14]を基本とした処理を、スイッチボックスに拡張した操作を加えている。

図6にチャネルスペーサの適用例を示す。

(3.5) フロアプランニングのためのデータ更新

全てのチャネルでの詳細配線が終了したら、再フロアプランニングを行うため、レイアウト結果をフロアプランニングへ引き渡す機能を有している。これにより一度実行されたレイアウト結果をもとに、より精度の高いフロアプランニングを行うことができる。


[4] 初期配線の高速化

初期配線はコスト最小化による迷路法を用いている。このとき下記の問題点がある。


- (1) 与えられた領域が広い場合は配線に時間がかかる。
- (2) 与えられたグリッド数では配線不可能な場合、仮想グリッド間隔を縮小して再度配線処理をする必要になる。

こうした状況は処理時間が長くなる要因となるため、高速化を図る以下の手法を用いた。


- (1) 精度の高いチャネル幅の見積り機能により、必要最小限の配線領域を与える。



(図6.1) 初期配線結果



(図6.2) 下方向へネットを沿わせた結果



(図6.3) 不要なジョグ取り

- (2) グリッド数を削減するなどグリッドの生成方法を工夫することで、迷路法において検索する領域を削減する。
- (3) 配線領域が広い場合はチャネルを分割し、分割されたサブチャネルを個別に配線する。

この各々の方法について、以下に考察する。

(4.1) チャネル幅見積り機能

フロアプランニングの段階では配線に必要な面積の見積りをチャネルグラフをもとに行うため、特にチャネルの十字交差部分やT字交差部分において、実際に配線するために必要な配線領域における

見積りとの誤差が存在する。そして、順次各々のチャネルを詳細配線していく過程において、マクロセルを移動することがあるため、配線領域の形状は概略配線時とは異なっていく。そのため、配線領域が実際の配線に必要な領域より大きく、必要以上に配線時間がかかる問題や、逆に領域が小さく、配線できないため、仮想グリッド間隔を縮小して、再度配線を行うという問題が生じる。また配線領域が必要以上に大きい場合には、迷路法による配線であるためトラック数の最少化が保証されない危険があり、チャネルスペーサを実行しても最適なチャネル幅にならない場合が生じる。以上のことから最適な配線領域を見積もることが極めて重要となる。最適なチャネル幅とは設定されたグリッド間隔において、最少の幹線数で100%配線可能な値を言う。

本手法で扱うチャネルモデルは多角形形状であるので、チャネル幅を正確に見積もるために、チャネルをその凹凸形状に合わせて矩形領域に分割し、それを部分チャネルと呼ぶ。その各々で最大混雑度を計算して、チャネル全体でのチャネル幅を求める手法を用いる。

この計算を行う上で、次の二つのチャネル形状の場合を考慮する必要がある。

- 1) 図7の①③のように支線のための配線容量が十分にあり、トラック数のみ考慮すればよい場合と、2) 図7の②のようにチャネルの配線領域の折れ曲がり部分において、その横幅の値Xlenが短いため、配線の折れ曲がりのための領域を見積る必要がある場合である。すなわち、チャネル幅は以下のように与えられる。

仮に $N * Val > Xlen$ ならば

$$W = T + (N * Val - Xlen)$$

さもなくば

$$W = T$$

N : 注目する部分チャネル中のネット数

Val : ライン間スペーシング値

$Xlen$: 注目する部分チャネルのX方向の長さ

T : 注目する部分チャネルの混雑度

W : 注目する部分チャネルのチャネル幅




図7 チャネル幅見積り

L型チャネルにおけるチャネル幅の見積りは、L型を水平部と垂直部の二つに分割して、各々で幅を見積もる。その際、L型チャネルの折れ曲がり部分については、水平部と垂直部の両方に重複させる。これは、より正確にL型チャネルでの領域の見積りを行うためである。重複部分での部分チャネルの境界において図8で示すように通過端子位置を仮想的に設定する。ここで各水平部、垂直部は各々直線チャネルと同様な手法でチャネル幅を見積もる。




図8 L型チャネルの領域見積り

本手法により凹凸形状を考慮した精度の高い見積りが実現できる。実験結果では、チャネルの見積りは、レイアウト結果の実際のチャネル幅と比較して、トラック数が1から2本の誤差でチャネル幅の見積りを行うことが確認できた(表1)。またこの機能により、配線時間が減少し、配線結果の向上によるチップ面積の縮小が得られることを実験により確認した。

	データ1	データ2	データ3
見積り幅	1050	3000	2100
実際の幅	980	2940	2100

(単位: メッシュ)
表1 チャネル幅の見積り

注) データ1は端子数 88、ネット数 29、グリッド間隔 70

データ2は端子数 137、ネット数 58、グリッド間隔 60

データ3は端子数 399、ネット数 114、グリッド間隔 60

(4.2) グリッド数の削減

均一間隔に仮想グリッドを設定した場合、配線領域が必要以上に大きいチャネルにおいては、不必要なグリッドを多く生成する。そのため、迷路法による探索領域が大きくなり、処理時間が増大する。最適なグリッド数を求めてことで、見かけ上の配線領域を削減し、処理時間の短縮とメモリ量の削減を行う。

(4.3) チャネル分割

大きな領域のチャネルを一括で配線するためには、膨大なメモリ量と処理時間が必要となる。そのため配線結果の質を落とさない範囲で、チャネルを複数のサブチャネルに分割して、小メモリで高速に配線する手法を用いる。実験の結果、分割することにより配線結果には大きな影響はなく、処理時間の高速化が図られた。

[5] 実験結果

本システムでは凸凹の大きな配線領域においても詳細配線を実行することができる。図9に配線結果の例を示す。このデータはネット数21、端子数

96であり、処理時間は22mipsの計算機で約40.5秒の実行時間で100%配線が完了した。

当社では、このレイアウトシステムを適用して実際のチップレイアウトを実現した。図10がそのレイアウト結果の例である。ブロック数14、端子数1292、ネット数363のデータであり、複数のスタンダードセルブロックやROM、CPUコア等で構成されている。このレイアウト設計において、本システムがフロアプランニングと強く結び付いているという特徴をもっているため、実際のレイアウト結果をもとに数回の再フロアプランニングを行うことで最適なブロックの配置、大きさの決定、形状の最適化を行うことができた。最初のレイアウト結果と比較すると最終レイアウトは約14%のチップ面積の縮小が得られた。

電源線についてはフロアプランニング時に設計者により指定された経路を配線することで、電気的特性を満足させることができた。また従来の配線手法と比較するとレイアウト結果はチップ面積で約9%縮小することができた。

[6]まとめ

本文で提案する配線手法は短い処理時間で高い配線能力を得ることができ、従来の手法と比較して面積削減において大きな効果のあることが確認できた。

参考文献

- 1) T.Yoshimura and E.S.Kuh,"Efficient Algorithms for Channel Routing", IEEE Trans. on CAD, CAD-1 No.1,pp.25-35(1982).
- 2) M.Burstein and R.Pelavin, "Hierarchical Wire Routing", IEEE Trans. on CAD, CAD-2, No.4,pp.223-234(1983).
- 3) A.Sangiovanni-Vincentelli, M.Santomauro and J.Reed,"A New Gridless Channel Router : Yet Another Channel Router the Second (YACR-II)", Proc. of ICCAD,pp.72-75(1983).

- 4) H.Chen and E.S.Kuh,"Glitter: A Gridless Variable Width Channel Router ", IEEE Trans. on CAD, CAD-5, No.4,pp.459-465(1986)
- 5) Y.Shin and A.Sangiovanni,"MIGHTY:A 'Rip-up and Reroute' Detailed Router", Proc. of ICCAD, pp.2-5(1985).
- 6) R.Joobbani and D.P.Siewiorek,"Weaver : A Knowledge Based Routing Expert", IEEE Design & Test, vol.3, No.1,pp.12-33(1986).
- 7) J.P.Cohoon and P.L.Heck,"Beaver: A Computational-geometry-based Tool for Switchbox Routing", IEEE Trans. on CAD, CAD-7, No.6,pp.684-697(1988).
- 8) 富田、松本、岡田、神戸、"VLSIにおけるフロアプランニングについて-配線領域見積り、端子位置決定".情報研報,89-DA-46,(1989).
- 9) W.-M.Dai,T.Asano and E.S.Kuh,"Routing Region Definition and Ordering Scheme for Building Block Layout", IEEE Trans. on CAD, CAD-4, No.3,pp.189-196,(1982).
- 10) 吉岡、岡田、藤原、神戸、"マクロセル方式自動配線の一手法",第39回情報処理全国大会(1989).
- 11) P.Groeneveld,"On Global Wire Ordering for Macro Cell Routing", 26th AMC/IEEE DA Conf., pp.155-160(1989).
- 12) 岡田、神戸、"グリッドレススイッチボックス配線の一手法",情報研報,90-DA-51(1990)
- 13) D.N.Deutsch,"Compacted Channel Routing", Proc.of ICCAD,pp.223-225(1985).
- 14) 佐藤、中島、金、大槻、"レイアウトシステムにおける多機能チャネルスペース",信学技法,VLD88-11,pp.81-87(1988).




図9 多角形領域での配線結果




図10 チップレイアウトの配置配線結果