WEKO3
アイテム
アナログ回路の発振故障診断に関する検討
https://ipsj.ixsq.nii.ac.jp/records/28128
https://ipsj.ixsq.nii.ac.jp/records/28128c3347a55-0f05-476c-9d0c-2782d52707eb
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1992 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1992-05-27 | |||||||
タイトル | ||||||||
タイトル | アナログ回路の発振故障診断に関する検討 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Study of Oscillation Fault Diagnosis in Analog Circuit | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京工業大学工学部電気電子工学科 | ||||||||
著者所属 | ||||||||
東京工業大学工学部電気電子工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Department of Electrical and Electronic Engineering, Tokyo Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Department of Electrical and Electronic Engineering, Tokyo Institute of Technology | ||||||||
著者名 |
坂口, 和宏
× 坂口, 和宏
|
|||||||
著者名(英) |
Kazuhiro, Sakaguchi
× Kazuhiro, Sakaguchi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 線形回路において寄生素子による発振故障が発生する場合がある.本研究では,この発振故障診断の基礎段階として,寄生素子を1つに限定した場合について,その種類,位置,値を決定する問題について検討した.提案手法は,正常な回路の接続情報,素子値情報,及び発振周波数を回路から得られる情報とし,発振時の回路の節点アドミタンス行列の行列式が0となることを利用して診断を行おうとするものである.シミュレーションでは位置,値を正確に特定するまでにはいたらなかったが,かなりの段階まで絞り込むことに成功し,この手法の有用性を確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The existence of the parasitic elements possibly causes the oscillation fault in the linear circuit. As the first step of the oscillation fault diagnosis, this paper presents a method for determining the sort of element, location and value of a parasitic element under the assumption that the number of parasitic elements which cause the oscillation is limited to one. The proposed method uses the information of the normal circuit topology and parameters and the oscillation frequency of the faulty circuit, and is based on the fact that the determinant of the nodal admittance matrix of the faulty circuit is to be zero. In the simulation, we can not specify the sort of the element, location and value exactly, but we can narrow down fairly. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1992, 号 43(1992-SLDM-062), p. 107-112, 発行日 1992-05-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |