WEKO3
アイテム
機能情報抽出の一応用 -CPUの動作検証
https://ipsj.ixsq.nii.ac.jp/records/28105
https://ipsj.ixsq.nii.ac.jp/records/28105a14a5c98-20f9-417c-b302-e2364b3a88fa
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1992 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1992-07-17 | |||||||
タイトル | ||||||||
タイトル | 機能情報抽出の一応用 -CPUの動作検証 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | An Application for Functional Information Extraction -Behavioral Verification of CPU | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
京都大学 工学部 電子工学科 | ||||||||
著者所属 | ||||||||
九州大学 総合理工学研究科 情報システム学専攻 | ||||||||
著者所属 | ||||||||
京都大学 工学部 電子工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics, Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Systems, Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics, Kyoto University | ||||||||
著者名 |
大村, 昌彦
× 大村, 昌彦
|
|||||||
著者名(英) |
Masahiko, Ohmura
× Masahiko, Ohmura
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では、我々が従来より提案してきている機能情報抽出の技術を設計検証に応用する手法について述べる。機能情報抽出においては、設計された回路記述に幾らかの付加情報を与えるだけで、機能記述が抽出できる。本手法は、膨大な回路記述から算術演算機能やRTレベルの記述などを抽出し、簡潔な機能記述で表すことが出来るという特長があるので、特にCPUのような回路の動作検証に適している。本手法を用いることにより、機能・論理設計の検証が容易に行なえるだけでなく、設計後に回路レベルで変更が生じた際に、それに応じて仕様を変更することにも利用できる。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, we will present a method to use the technique of functional information extraction which we have proposed for the design verification. Functional information extraction enables us to extract functional descriptions from designed circuit descriptions by utilizing some additional information. One of the merits of our method is that we can extract arithmetic functions or RT level descriptions from large scale circuits, and represent them concisely. Our method is suitable for behavioral verification of CPUs. We can not only verify the function design or the logic design but also change the specifications corresponding to the design change in the circuit level. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1992, 号 56(1992-SLDM-063), p. 23-30, 発行日 1992-07-17 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |