WEKO3
アイテム
メモリ割り付け制約を考慮したスケジューリング手法
https://ipsj.ixsq.nii.ac.jp/records/28076
https://ipsj.ixsq.nii.ac.jp/records/280767af1cb94-9a08-4ee1-9196-8f246dac4ef9
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1993 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1993-01-21 | |||||||
タイトル | ||||||||
タイトル | メモリ割り付け制約を考慮したスケジューリング手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Scheduling Method considering Memory Allocation | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
NTT LSI研究所 | ||||||||
著者所属 | ||||||||
NTT LSI研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NTT LSI Laboratories | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NTT LSI Laboratories | ||||||||
著者名 |
池田, 充郎
× 池田, 充郎
|
|||||||
著者名(英) |
Mitsuo, Ikeda
× Mitsuo, Ikeda
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では、動作記述中の変数の、メモリあるいはレジスタファイルへの割り付けを考慮したスケジューリング手法を提案する。従来、上位合成研究においては、動作記述中の変数はすべてレジスタに割り当てることを前提とするアプローチがほとんどであり、メモリあるいはレジスタファイルの割り付け問題はあまり議論されていなかった。しかし、実際の設計ではすべての変数をレジスタに割り当てるという前提は現実的ではなく、通常はレジスタに加えてメモリあるいはレジスタファイルなどが必要になる。メモリあるいはレジスタファイルへの割り付け問題は、最終的な回路のパフォーマンスを左右するものであり、今後の上位合成研究において避けて通れない問題である。ここでは、回路のパフォーマンスを決定するスケジューリングの段階において、メモリあるいはレジスタファイルの割り付けを考慮した手法を提案する。従来の演算器数などの制約に加えて、レジスタ数の制約および、メモリあるいはレジスタファイルのアクセス速度やポート数の制約を満たし、かつ、高速な処理を実現するスケジューリング法を示す。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper presents a scheduling method addressing the memory allocation of variables in behavioral description. Up to now, in high-level synthesis, many approaches assume that all variables are to be allocated to registers only. However, the memory (or register-file) allocation scheme has a great influence on the performance of the circuit. Therefore, good algorithms to allocate variables to memory or register file, are indispensable to realize practical high-level synthesis system, especially with the progress of the integration and the increase in circuit size. In this paper, we propose a scheduling method that considers the allocation of variables to both registers and memories. The constraints include the number of registers, the access speed and the number of memory-or register-file-ports. The algorithm we present realizes nearly optimal schedule satisfying the constraints. Benchmark data show the effectiveness of this method. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1993, 号 6(1992-SLDM-065), p. 65-72, 発行日 1993-01-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |