

スケッチ表現に基づく多層配線システム

田中博 金沢正博 田中秀彦 佐藤政生 大附辰夫

早稲田大学 理工学部

あらまし

プリント基板や MCM (MultiChip Module) では、所望の電気的特性をいかに配線に反映させるかが高周波での回路の安定動作の鍵になっている。配線経路をジオメトリで管理する手法では、既配線が障害物と同様に固定されて扱われるために要求される特性を配線に反映させることが難しい。これに対して、径路トポロジーを管理することにより既配線を柔軟に扱う方法が提案されている。しかし、提案されている径路トポロジーの表現方法では多点間ネットを2点間ネットに分解しなければならないという問題がある。そこで、本稿では、実用的かつ柔軟性の高いトポロジー表現（スケッチ表現）について検討し、その実現法としてスケッチ表現のためのデータ構造を明らかにした後、スケッチ表現に基づいてレイアウト結果の調整ができるような柔軟性の高い多層配線システムを提案する。本システムは三角形分割を基本探索構造として、高速な配線可能性検証、レイアウト結果の動的な変更を可能とするものである。

A Multi-layer Routing System Based on Sketch Model

Hiroshi TANAKA, Masahiro KANAZAWA, Hidehiko TANAKA,
Masao SATO, and Tatsuo OHTSUKI

School of Science and Engineering, Waseda University
3-4-1 Ohkubo, Shinjuku-ku, Tokyo 169

Abstract

Electric characteristics of wires is of great consideration for printed circuit board and multichip module design. Routing methods which maintain geometrical representation of paths have little flexibility in dynamic updating of layout results, such as rip-up and rerouting, spacing, and shove aside. In this sense routing methods which maintain topological representation of paths have been proposed, but they are not suitable for multi-terminal nets. In this paper, topological representation (the sketch model) with more practical and flexible data structure for it is presented. Then, a routing system for multi-layer wiring based on the method is proposed.

1 はじめに

現在、プリント基板や MCM (MultiChip Module) の詳細配線においては迷路法や線分探索法といった逐次配線手法が広く普及している。逐次配線の問題点の一つとして、既配線障壁によりそれ以降の配線が不可能となる場合があることが挙げられる。この問題に対処する一般的な方法として引き剥し再配線 (rip-up and rerouting) や配線の押し退け (shove asiding) がある。しかし、移動すべき既配線の選択、移動すべき方向と距離の算出、及び実際の変更処理を効果的に行うことは難しい。これは、通常の逐次配線手法において、既配線のジオメトリが確定され、障害物と同様に管理されることに起因する問題であると考えられる。

これに対して、径路トポロジーを管理することにより上記の問題に自然に対処する方法が提案されている [1] [2] [3] [4]。[1] [2] は配線トポロジーをラバーバンドモデル [5] に基づいて表現する逐次配線手法であり、基本構造は可視グラフである。MCM を対象とした [3] はラバーバンドモデルに基づく配線システムで、三角形分割を基本構造としている。これは、レイアウトの動的な変更を可能とするデータ構造により任意配線幅や配線の均等スペーシング等に対応するものである。[4] ではプリント基板を対象とした対話型レイアウトエディタが提案されている。これは [3] よりは単純な三角形分割に基づくもので、径路を三角形で管理することにより高速処理を実現している。

しかしながら、これらの手法は多点間ネットに対しては新たな分岐点を設ける必要があり、トポロジー表現による柔軟性を低下させている。また、トポロジー管理に基づく配線手法では配線幅や分離間隔を考慮するために配線可能性の検証が必要であるが、各々のトポロジー表現が配線可能性検証に向いているとは言い難い。

以上のような背景のもと、本稿では、まず多点間ネットや配線可能性検証、動的な変更など実用性を考慮して、基本探索構造及び径路のトポロジー表現について検討する。統いて、実用的なトポロジー表現に基づく柔軟性の高い配線システムを提案する。本システムは大きく分けて多層概略配線、スケッチへの変換、配線可能性検証、引き剥がし再配線、スペーシング、及び幾何学的変換の6つから構成される。

2 用語の定義

まず、準備として用語を定義する。

オブジェクト 障害物、端子、及びビアの総称

カット 異なるオブジェクトに属する互いに可視な2頂点を結ぶ線分

容量 配線の分離間隔を0と考えたときにカットを通過できる最大の配線幅

フロー カットに交差する径路のために最低限必要な幅

容量違反 フローが容量より大きい状態

違反カット 容量違反を犯すカット

クリティカルカット 2つのオブジェクト間で最小の容量を持つカット

位相同形 (homotopy) 同じトポロジーを持つ状態

スケッチ表現 配線径路に位相同形な配線表現（図 1(a)）

ラバーバンド表現 スケッチ表現の中でその径路長が最短なもの（図 1(b)）




図 1: 径路のスケッチ表現とラバーバンド表現

3 実用性を考慮したトポロジー表現

3.1 基本探索構造の検討

基本探索構造の候補として、可視グラフ (VG) [6]、疎な可視グラフ (SVG) [7]、Triangulation (T) [8]、Delaunay Triangulation (DT) [9]、Constrained Delaunay Triangulation (CDT) [10] が挙げられる。これらの実用性を比較するために、枝数と構成に必要な時間を表 1 に示す。

表 1: 各探索構造の比較

	VG	SVG	T	DT	CDT
edge	$O(n^2)$	$O(n \log n)$	$O(n)$	$O(n)$	$O(n)$
time	$O(n^2 \log n)$	$O(n(\log n)^2)$	$O(n \log n)$	$O(n \log n)$	$O(n \log n)$
	$O(m \log n)$				

m : # of vertices
 n : # of edges

実用性を考えると平面グラフの三角形分割 (T, DT, CDT) が基本探索構造に適しているといえる。T は生成時間は最も短いが、径路探索やオブジェクトの移動の際にはできる限り均等な三角形分割が望ましく、また三角形分割が節点の処理順序に依存するので、基本探索構造にふさわしいとは言い難い。配線管理の立場からオブジェクトと交差する枝は望ましくないので、これ以後、オブジェクトの境界を三角形分割の枝とする CDT (このように制約された枝を制約枝と呼ぶ) を仮定して議論を進める。

3.2 トポロジー表現の検討

基本探索構造に CDT を考えた場合、径路トポロジーの表現方法には大きく分けて 2つ考えられる。一つは径路を CDT の制約枝として管理する方法 [3] である（図 2）。もう一つは、その径路と枝との交差情報で表現する方法 [4] である（図 3）。これ以後、枝による表現と交差情報による表現について様々な側面から比較する。

・径路探索

枝による表現の場合、径路長を枝長により見積もることができる。交差情報による表現では径路長を見積もることが比較的難しいという欠点がある。

・多点間ネット

枝による表現では新たに分岐点を設けて 2点間ネットに分解する必要がある。また、分岐点を設けるためには CDT を更新しなければならない。交差情報による表現では、分岐点を設ける必要はなく、三角形内で分岐点を自然な形で表現できる。




図 2: 径路トポロジーの枝による表現




図 3: 径路トポロジーの交差情報による表現

配線可能性検証

枝による表現にはフローの概念が取り込まれていないため、検証の際のフロー計算が必要となる。交差情報による表現では各枝に交差する径路が管理されているので、そのフローがすぐに求められるという利点がある。さらに、CDT の枝ではないカットのフローもそのカットが横切る三角形の周囲のネット数に比例した手間で求めることができる。従って、配線可能性を考える上では交差情報による表現が有利である。

動的な変更の際のトポロジーの維持

枝による表現の動的な変更方法は、ラバーバンド径路そのものを扱っているので、ゴムのように変形する手間がかかる [11]。交差情報による表現では、径路はスケッチ表現そのもので扱われるためそのような手間はかかりない。しかし、両者は基本的には同じものである。

スペーシング時の評価指標

スペーシングを行うとき、何をどの方向にどれくらい移動すべきかを径路の情報をもとに決める必要がある。枝の混雑度や配線長に応じた力を働くかせる力学モデルで考えると、枝による表現では混雑度を求める際にフロー計算が不可欠である。交差情報による表現では枝の混雑度が簡単に求められるので、力学モデルに基づいたスペーシングには適している。

縮退

縮退 (一直線上に 3 つ以上の点が存在) がある場合、枝による表現では 1 つの節点が両側に径路の情報を持つ必要がある。このような情報の管理が多少複雑である。交差情報による表現ではこのような場合に容易に対処することが可能である。

データ量

枝による表現では各ネットの曲がり数に比例した数の情報が必要である。交差情報による表現では径路と交差する枝の数だけ情報が必要なので、データ量は若干多くなる。

これ以降、多点間ネットの扱いや配線可能性検証、力学モデルによるスペーシングの効率化を考えて、交差情報による表現を採用する。[4] では径路と三角形の交差情報を保持している。データ量削減と処理の効率化のために三角形内の径路の隣接関係や、径路に対応する交差情報の隣接関係は管理していない。しかし、これはレイアウトエディタの機能のみを考慮したもので、径路探索や配線可能性検証の際には欠点となる可能性がある。また、多点間ネットに対応するものでもない。それ故、径路と枝の交差情報により径路トポロジーを表現する。

3.3 交差情報によるトポロジー表現のためのデータ構造

3.3.1 用語の定義

交差点 枝上に仮想的に考える径路と枝の交差情報 (図 4 の丸)。
径路を交差点の列で表現する。

ダミー交差点 径路探索を簡素化するために設けられた枝の両端の交差点。(図 4 の二重丸)。

部分枝 枝上で 2 つの隣接する交差点にトポロジー的に挟まれた部分

接続可能 2 つの異なる部分枝が同じ三角形の枝に属し、かつその三角形内で他の径路に交差することなく到達できる状態 (図 4)

3.3.2 データ構造

交差点により径路トポロジーを表すデータ構造の概念図を図 4 に示す。冗長性をなくすため、枝上に同じネットの 2 つ以上の交差点が隣接して存在するときは 1 つに合併する。配線可能性検証におけるフロー計算のため、交差点と枝を相互参照できるようにポインタを設ける。同図の next-cp は枝上の交差点の隣接関係を表し、配線可能性検証やスケッチ表現から最終的な配線形状への幾何学的変換の効率化を図る。net_ptr は径路に対応する交差点の接続関係を表現する。1 つの交差点につき 2 つの net_ptr があるが、net_ptr が枝の右側の交差点を指すものか、左側を指すものかを識別できるようにして、レイアウトの動的な変更への柔軟な対応を可能にする。

多点間ネット

1 つの枝上に同じネットの交差点が連続して存在しないので、3 辺に同じネットの交差点が存在する三角形が多点間ネットの分岐を表す。多点間ネットの分岐は三角形内部に唯一つ表現される。この分岐を表す 3 つの交差点の net_ptr を左回りに関係付ける (図 5) ことにより、多点間ネットを表すスケッチ表現を一意に定めることができる。このような多点間ネットのスケッチ表現は [5] で定義される多点間ネットのラバーバンド表現に対応するものである。多点間ネットの分岐点の実際の位置は、最終的な幾何学的変換処理によって自然な形で決定できる。

端子及びビアの扱い

端子 (ビア、仮端子を含む) は、実装の簡略化、及び径路の一意性という点から実際の大きさを持つ矩形で表現する。プリント基板の貫通ビア等にも対応するために、上下の隣接層のビアを参照するポインタも管理する。




図 4: トポロジー表現のためのデータ構造




図 5: 多点間ネット

4 スケッチ表現に基づく配線システム

4.1 システム概要

提案する配線システムは多層多点間ネットの配線問題を扱う。対象は特に限定しない（概略配線が対象の特異性を吸収）が、平面配線の要求されるパッケージ内部の配線、プリント基板、及び MCM (MultiChip Module) などへの適用が考えられる。基本的に任意角配線を扱うものであるが、ここでは最終配線形状として 45° 配線もしくは水平垂直配線 (octilinear 配線と呼ぶ) を仮定する。任意配線幅に対応し、最終的には要求される電気的特性を満足するための配線形状や配線幅、配線間隔の均等化などに関する微調整を考慮できるシステムを目指す。octilinear 配線のモデルとしては、整数座標系への丸めがない図 6 のようなものを仮定する。提案するシステムの構成を以下に示す（図 7）。




図 6: octilinear 配線の基本形状

4.2 多層概略配線

多層概略配線の入力は各層のブロック及び端子の情報で、出力は各層においてトポロジー的に平面配線可能な概略径路である。概略径路は端子、仮端子（配線領域に仮想的に設けられた端子）、及びビアによって表す。概略径路の交差問題を解消す

[システム構成]

- 1) 多層概略配線
- 2) スケッチへの変換
- 3) 配線可能性検証
- 4) 引き剥し再配線
- 5) スペーシング
- 6) 幾何学的変換




図 7: システム構成

るためには各層の配線方向は縦横原則に則るものとする。トポロジー的に平面配線可能な概略径路を求めるために、ビアの位置も決定するが、これは概略径路の層割当てとビアの位置決定は同時に考慮すべきであるという思想による。提案する多層概略配線は、平面的な概略径路を求め、層割当てを行うという 2 段階処理からなる。紙面の都合により、詳細については別の機会に報告する。

4.3 スケッチへの変換

スケッチへの変換の入力は多層概略配線の出力である各層におけるトポロジー的に平面配線可能な概略径路（端子、仮端子、及びビア）で、出力は CDT 上の交差点で表されたスケッチ表現である。まず、各層においてオブジェクトと仮端子を対象に CDT を生成し、その CDT 上で概略径路をスケッチに変換して、不要な仮端子を除去する。

4.3.1 CDT の生成


まず、CDT を定義する。

定義 1: [12] Constrained Delaunay Triangulation (CDT) G を直線平面グラフとする。 G の各枝が三角形分割 T の枝であり、かつ、 T の残りの枝について次の性質を満たす円 c が存在するとき、 T は G の CDT である。

- (1) 枝 e の両端点は c の周上に存在
- (2) G の節点 v が c の内部にあれば、それは少なくとも e の片方の端点からは不可視

CDT の生成方法として逐次構成法と分割統治法があるが、経験的に逐次構成法が処理時間及び実装の容易さという面で優れているといわれている。CDT の生成で問題となるのは計算誤差であるが、Dai らにより提案されている誤差のない逐次構成法を利用する。生成方法の詳細は文献 [12] を参照されたい。この方法の平均実行時間は $O(n \log n)$ (n : 節点数) である。

CDT のメトリックは最終的な配線形状のメトリックに合わせるのが望ましい。最終配線形状として octilinear 配線を考えているので、CDT のメトリックは octilinear が望ましい。しかし、CDT の生成時には CDT の定義に従って 3 点から単位円を求めその中に点が入るかどうかを調べる必要があり、octilinear の単位円を求める際に、3 点に対して単位円が複数存在、3 点に対して単位円が存在しない場合あり、単位円を求める手間がかかる、という問題点がある（図 8）。従って、CDT のメトリックとしてはユーフリッドを採用する。



(a) 単位円が複数存在
(b) 単位円なし
図 8: octilinear 距離の単位円に関する問題点

4.3.2 変換処理

スケッチへの変換の入力は各層の端子、仮端子、及びビアの位置である。概略格子内で縦横原則に従う概略径路に交差する枝を求める、その枝上に交差点を生成し、径路上で隣接する交差点を関係付ける。

4.3.3 仮端子の除去

多層概略配線の結果として生じる仮端子は概略配線で求めた径路トポロジーをスケッチ表現に変換するためのものであり、実際の配線には必要ない。以下に仮端子の除去方法をまとめる（図 9）。

〔仮端子の除去〕

- Step1. 仮端子の中央の節点を CDT から除去（図 9(a)、太線は制約枝）
- Step2. 仮端子に接続されているネット（仮端子ネットと呼ぶ）の終端の状態を更新（同図(b)、ネットの終端は多点間ネットとして表現されているが、この net_ptr をリセット）
- Step3. 制約枝を CDT から除去（同図(c)）
- Step4. 仮端子の矩形を形成する 4 点を囲む交差点の削除、及び 4 点の CDT からの除去（同図(d)、更新された枝の交差点の枝を指すポインタをリセット）
- Step5. effective region 内部（ダミー交差点が生成されてないことを利用して特定する）の不要な（枝を指すポインタがリセットされている）交差点を削除
- Step6. effective region 内部のダミー交差点を作成（同図(e)、effective region 内部での径路探索のため）
- Step7. effective region 内部で仮端子ネットの交差点同士を径路探索により接続（同図(f)）
- Step8. effective region 内部で他のネットがあれば 4.5.3 と同様にスケッチを探索

仮端子を除去した際に元の配線トポロジーが維持されることを示す。Step1.~Step4. で仮端子の周りの CDT が更新されるが、effective region の外周の CDT の枝上の交差点は変更されない。仮端子には 2 つ以上の仮端子ネットが接続されているので、CDT が更新される前の effective region は




図 9: 仮端子の除去

仮端子ネットによりトポロジー的に分割されている。そこで、effective region を仮端子ネットによりトポロジー的に分割してから（Step7.）、effective region 外周上の対応する交差点を接続する（Step8.）ことにより配線トポロジーが保たれる。更新前の仮端子ネットにより分割された領域内部での接続は、元の状態で交差点同士がトポロジー的に平面配線されているので、Step8. は必ず実行できる。

4.4 配線可能性検証

引き剥がし再配線やスペーシングの評価指標を求めるために配線可能性を検証する。入力は径路のスケッチ表現であり、出力は違反カットである。従来、

定理 A: [5]

全てのクリティカルカットに容量違反がなければ、そのときに限り配線可能である。

定理 B: [13]

配線幅及び配線分離間隔を考慮するためのスパークによりラバーバンド表現を伸長することが可能ならば（伸長された径路を伸長ラバーバンド表現と呼ぶ），そのときに限り配線可能である。

という定理に基づいて配線可能性を検証していた。これはレイアウト領域全体を一括して考慮するものである。しかし実際に、配線が疎な（配線が存在しない）領域も存在する。このため、領域全体を考えなくても、配線が混雑している領域（配線

不可能になる可能性がある領域（混雑領域と略す）領域を見積り、領域全体を混雑領域に分割することができれば、混雑領域内での局所的な配線可能性検証のみで充分である。この点に着目して、三角形毎にその三角形内部に配線が収まるかどうかを判定して配線不可能になる可能性のある三角形を統合（以後、統合領域と呼ぶ）した後、統合領域内のスポート生成により配線可能性を検証する。[\[13\]](#) ではスポートを CDT の制約枝として管理している。しかし、容量違反が起こり再配線などが必要となったとき、スポートを CDT から削除しなければならないが、CDT の更新には多少時間がかかるという問題点がある。

そこで、提案手法ではスポートを交差点の間に管理し、CDT との関係を弱めることによりスポート削除の効率化を図る。提案手法は独立な統合領域内部での配線可能性検証を行うが、統合領域を求める処理は容量とフローの計算であり手間は非常に小さいので、従来手法に比べ高速化が期待できる。特に混雑度が均一でない場合など、生成される統合領域が少ない程、高速化が期待できる。

4.4.1 三角形毎の配線収容性検証

三角形毎の配線収容性検証によりレイアウト領域全体を統合領域に分割する。CDT の各三角形について、三辺の容量とフローの比較、及び三角形内の配線が隣接する領域に影響を与える（配線が隣接三角形に押し出される）かどうかの判定を行う。octilinear 配線の場合、辺の両端点を $(x_1, y_1), (x_2, y_2)$ とすると辺の容量は、

$$cap = \max(\max(d_x, d_y), \frac{2}{3}(d_x + d_y))$$

$$d_x = |x_2 - x_1|, d_y = |y_2 - y_1|$$

フローは、

$$flow = \{ \text{辺上の交差点のネットのために必要な最小幅} \}$$

により計算できる。

配線の押し出しは、三角形の各頂点から配線をメトリックにあった円弧（octilinear 配線）として考慮する（図 10）。但し、実際にこのような形状に変形するのではない。各頂点とその対辺との octilinear の最短距離（図 11）から容量を求め、これとフローを比較することにより配線が隣接三角形へ押し出すかどうかを判定する。押し出すものについては隣接三角形と統合する。




図 10: 配線の押し出し

4.4.2 統合領域内の配線可能性検証

定理 B に基づいて、統合領域内にスポートと呼ばれる各オブジェクト間の最小間隔制約を満たすための軸（図 12 の矢印）を生成し配線可能性を検証する。スポートの生成には径路がどの節点に掛かるかを知る必要があるので、まず、スケッ




図 11: 頂点とその対辺との octilinear 最短距離

チ表現をラバーバンド表現に変換する（文献 [\[5\]](#) のアルゴリズム W）。統いて、各節点から近接防止のためのスポートを生成する。但し、スポートは octilinear 配線への変換のため凸節点から 2 方向へ 1 本ずつ伸ばす。各節点に掛かるラバーバンド径路の数に応じてスポートを生成し、1 本ずつ径路をスポートに沿って伸張する。この処理は径路トポロジーを保つために径路を構成する線分を単位として逐次的に行う。この際に伸長した径路が他のスポートや節点に交差しないかを判定して、交差するものについては待ち行列に入れ、後から処理する。また、生成されたスポートにより octilinear 配線として不適切な径路（図 13）となる可能性があるので、このような場合は逐次、径路をスポートから引き離す。




図 12: スポート




図 13: 不適切なラバーバンド径路

4.5 引き剥し再配線

配線可能性検証により、違反カットが特定される。そこで、違反カットを通過しているネットのうち何本かを引き剥して容量違反を解消した後、引き剥したネットを再配線する。以下では、どのネットから引き剥すかという引き剥すネットの評価指標、再配線による容量違反を防ぐための探索コスト、及び探索方法について述べる。

4.5.1 引き剥すネットの評価指標

違反カットをより多く通過するネットを優先的に引き剥すことにより、カットの容量違反が解消される可能性が高くなる。そこで、引き剥すネットの指標を違反カットを通過する回数とする。すべての違反カットを通るネットについて、この指標の昇順にカットの容量違反が解消されるまでネットを引き剥す。

4.5.2 再配線時の探索コスト

再配線では違反カットにネットを通過させないことが望ましいので、スケッチの探索コストとして径路長だけでなく通過する枝のコストも考慮する。違反カットを含んでいる三角形の枝の通過コストを無限大にすれば、その枝を通過する径路は探索されなくなる。また、枝のコストとしてその混雑度も加味する。

最終的にスケッチが確定してラバーバンド表現に変換すれば径路長は定まるが、実際にはスケッチの確定する前、つまり径路探索時に径路長を算出する必要がある。径路長の算出法は大きく分けて2種類ある。スケッチから径路長を近似する方法と、逐次、ラバーバンド表現に変換して径路長を求める方法である。前者で算出したときの径路探索の時間複雑度は節点数を n とすると $O(n \log n)$ 、後者の場合は $O(n^2 \log n)$ である。様々な近似が考えられるが、ここでは各交差点がそれが属する辺の中点に存在すると考え径路長を算出する。しかし、正確な径路長を求めるにはラバーバンド表現に変換する必要があるで、この2つの方法は実行時に選択する。

4.5.3 スケッチの探索方法

スケッチの探索は部分枝単位にダイクストラ法に適用することにより実現できる。これを以下に示す。

[スケッチの探索方法]

- Step1. 端子 S から接続可能な部分枝を待ち行列 Q に挿入。
- Step2. Q から最小コストの部分枝 e を取り出す。 Q が空ならば終了。
- Step3. e が目標端子であれば終了。
- Step4. e から未訪問あるいはコストがより小さい接続可能な部分枝を Q に挿入。
- Step5. Step2. へ。

4.6 スペーシング

提案するシステムの中でのスペーシングの目的を以下に示す。

- 設計規則違反を含む場合、オブジェクトの移動により違反を解消
- 総配線長最小化、面積最小化、電気的特性の向上等の最適化

スペーシングの方法としては、力学モデルに基づくもの[14]、制約グラフを用いるもの[15]、拡張平面掃引法に基づくもの[16]などがある。ここでは、設計規則違反を扱うことができ、2次元のスペーシングに対応できる力学モデルに基づく手法を採用する。

オブジェクト間に

- 配線長による引力
- 初期位置との変位による引力
- 混雑度による斥力

を働かせ、系全体の平衡状態を求めるによりスペーシング後のオブジェクトの位置を求める。基本的なアルゴリズムは文献[14]に従う。これは力の定義に従ってオブジェクトの座標を変数とした非線形連立方程式を解くものである。異なる層を連結する複数のビアに一つの変数を割り当てるにより、すべての層のオブジェクトの位置を一括して求める。次に、求めた位置に配線トポロジーを保ったままオブジェクトを移動する。移動方法には全てのオブジェクトを一括して移動する方法と、逐次的に移動する方法がある。前者では元の配線トポロジーを維持できないことがあるので、オブジェクトの移動は逐次的に行なう。オブジェクトの逐次的な移動方法を以下に示す(図14)。

[オブジェクトの移動] (p から q へ移動)

- Step1. オブジェクトネットがない場合、近くのネットに p を仮接続(同図(a))
- Step2. p を CDT から除去し、CDT を再構成(同図(b))
- Step3. q を CDT に挿入し、 pq に交差する枝の情報を更新し、effective region 内部の不要な交差点を除去(同図(c))
- Step4. q のオブジェクトネットを effective region 内で配線(同図(d))
- Step5. effective region 外周上の交差点同士を effective region 内で結線(同図(e))
- Step6. q のオブジェクトネットが仮接続の場合、仮接続を除去(同図(f))




図 14: オブジェクトの移動

移動後のトポロジーの復元について述べる。4.3.3で述べたように移動による effective region をトポロジ的に分割すればよい。オブジェクトにネットが接続(このネットをオブジェクトネットと呼ぶ)していればオブジェクトネットを最初に探索することで effective region を分割できる。オブジェクトネットがない場合(貫通ビアや未配線ネットの端子等)、effective region の分割ができる。そこで、近くのネットに仮に接続してオブジェクトネットを作り、移動処理の後、仮接続を除去することにより、元のトポロジーを復元する。

4.7 幾何学的変換

入力はスケッチ表現、出力は octilinear 配線である。幾何学的変換は大きく分けて次の 3 段階処理で実現される（図 15）。

- (1) スケッチ表現からラバーバンド表現への変換
- (2) ラバーバンド表現から伸張ラバーバンド表現への変換
- (3) 伸張ラバーバンド表現（図 15(a)）から octilinear 配線（図 15(b)）への変換

(1) は $O(n)$ 時間で実行できる（文献[5] のアルゴリズム W）。(2) は 4.4 で説明したスパートを生成することにより実現される。(3) は、まず拡張平面掃引法[17]により $O(n \log n)$ 時間で octilinear 配線へ変換する。多点間ネットで配線領域に余裕がある場合、これだけでは分岐点が確定しないことがある（同図 (b))。そこで、次に多点間の分岐の周りのループ（同図 (b) の網掛け部分）の配線線分を、配線長を変えない範囲でループ内部の面積が小さくなるように octilinear 配線形状で変形（同図 (c)）し、残ったループの配線線分を拡張平面掃引法により水平垂直配線に変換して分岐点を確定する（同図 (d)）。水平垂直配線に変換した部分については必要に応じて [18] で提案されている手法により径路トポロジーを保ちつつ配線長を最小化する。




図 15: 最終配線への幾何学的変換

5 むすび

実用性と柔軟性を兼ね備えたトポロジー表現について考察した結果、スケッチ表現を三角形分割 (CDT) 上で交差点により管理するのが望ましいことが判明した。この結果をもとにスケッチ表現に基づいた多層配線システムを提案した。スケッチ表現は shove aside を自然に実現するラバーバンド表現に線形時間で変換できるトポロジー表現であり、ラバーバンド表現の有効性を継承するものである。提案システムは、高速な配線可能性検証、レイアウトの柔軟な動的変更を可能とするものである。つまり、電気的特性を考慮するための配線幅、配線長、配線形状等の微調整を可能とする配線システムの基礎といえよう。今後は実装を完了し、ベンチマークデータ等での計算機実験により提案システムの有効性を確認する予定である。

謝辞

本研究は文部省科学研究費補助金・奨励研究 (A)05855055 (平成 5 年度) 「柔軟性の高い LSI レイアウト設計手法に関する研究」の援助のもとに行われたものである。

参考文献

- [1] 草島 他：“ラバーバンド表現に基づいた逐次配線手法,” 信学春季全大 A-103 (1991).
- [2] 草島 他：“ラバーバンドモデルに基づいた逐次配線手法の実装,” 信学技法 VLD92-39, pp.25-30 (1992).
- [3] W.W. Dai et al.: “Topological Routing in SURF: Generating a Rubber-Band Sketch,” 28th DA Conf., pp.39-44 (1991).
- [4] 村田、梶谷：“アナログレイアウトエディタに適した位相配線のデータ構造と修正アルゴリズム,” 情処研報 DA67-12, pp.85-92 (1993).
- [5] E. Leiserson and F.M. Maley: “Algorithms for Routing and Testing Routability of Planar VLSI Layouts,” Proc. STOC, pp.69-78 (1985).
- [6] M.H. Overmars and E. Welzl: “New methods for computing visibility graphs,” Proc. 4th symp. on Computational Geometry, pp.164-171 (1988).
- [7] K.L. Clarkson, S. Kapoor and P.M. Vaidya: “Rectilinear shortest paths through polygonal obstacles in $O(n(\log n)^2)$ time,” Proc. 3rd symp. on Computational Geometry, pp.251-257 (1987).
- [8] F.P. Preparata and M.I. Shamos: COMPUTATIONAL GEOMETRY AN INTRODUCTION, Springer-Verlag (1985).
- [9] R.A. Dwyer: “A Faster Divide-and-Conquer Algorithm for Constructing Delaunay Triangulations,” Algorithmica, pp.137-151 (1987).
- [10] L.P. Chew: “Constrained Delaunay Triangulations,” Algorithmica, pp.137-151 (1987).
- [11] W.W. Dai et al.: “Rubber Band Routing and Dynamic Data Representation,” Proc. ICCAD, pp.52-55 (1990).
- [12] W.W. Dai et al.: “A Numerical Stable Algorithm for Constructing Constrained Delaunay Triangulation and Application to Multichip Module Layout,” International Conference on Circuits and Systems, pp.644-647 (1991).
- [13] W.W. Dai et al.: “Routability of Rubber-Band Sketch,” 28th DA Conf., pp.45-48 (1991).
- [14] 小野寺 他：“力学モデルに基づくブロック配置手法,” 信学技法 CAS86-194, pp.47-54 (1986).
- [15] 山元 他：“設計規則違反を含むレイアウトに対するチップ・スペーサー,” 信学技法 VLD91-120, pp.37-44 (1992).
- [16] 金 他：“ビア削除を伴った高速多機能チャネルスペーサー,” 信学論文誌 A 分冊, Vol. J72-A, No.2, pp.349-358 (1989).
- [17] 佐藤、大附：“Enhanced Plane-Sweep Methods for LSI Pattern Design Problems,” 信学技法 CAS86-199, pp.87-94 (1992).
- [18] D.S. Chen and M. Sarrafzadeh: “A Wire-Length Minimization Algorithm For Single-Layer Layouts,” Proc. ICCAD, pp.390-393 (1992).