WEKO3
アイテム
21世紀に向けた新しい汎用機能部品PPRAM -並列計算モデルの検討-
https://ipsj.ixsq.nii.ac.jp/records/27958
https://ipsj.ixsq.nii.ac.jp/records/27958959911e2-385e-4f15-b2d1-dc50bc3c40f2
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1995-01-19 | |||||||
タイトル | ||||||||
タイトル | 21世紀に向けた新しい汎用機能部品PPRAM -並列計算モデルの検討- | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Parallel Computation Models for PPRAM | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
九州大学 大学院総合理工学研究科 情報システム学専攻 | ||||||||
著者所属 | ||||||||
九州大学 大学院総合理工学研究科 情報システム学 | ||||||||
著者所属 | ||||||||
九州大学 工学部 情報工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Systems Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Systems Kyushu University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Interdisciplinary Graduate School of Engineering Sciences Kyushu University | ||||||||
著者名 |
村上, 和彰
× 村上, 和彰
|
|||||||
著者名(英) |
Kazuaki, Murakami
× Kazuaki, Murakami
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 順調に成長を続けるトランジスタ集積度を技術的背景として,()汎用マイクロプロセッサ,()汎用メモリ,および,()粗粒度機能メモリの3面性を備えた新しい汎用機能部品PPRAM (rallel Processing Random Access Memory,Practical Parallel Random Access Machi)を提案している.PPRAMは,()大容量の汎用メモリ(AMあるいはDR),()1個以上の汎用プロセッサ,および,()外部インタフェースを1チップに集積したものである.その方向性は,今日の高性能マイクロプロセッサが進みつつある方向と一致してはいるものの,その目指す製品形態は大きく異なる.本稿では,PPRAMの応用形想の1つである「並列PPRAM構成」に必要な並列計算モデルを検討している.基本的な並列計算モデルであるPRAM,そして,より現実的な並列計算モデルであるPhase PRAM,BSP,LogPを取り上げ,そのPPRAMへの適用を考察している. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper proposes a novel concept of LSI products, called PPRAM(Parallel Processing Random Access Memory, Practical Parallel Random Access Machine), which provides the trinity of conventional LSI products: (i) microprocessors, (ii) DRAM and SRAM, and (iii) coarse-grain functional memory. The PPRAM is defined as an LSI which incorporates (i) DRAM or SRAM, (ii) one or more processors, and (iii) external interface logic into a single chip. This paper discusses parallel computation models for concurrent PPRAM organization. Several existing models, such as PRAM, Phase PRAM, BSP, and LogP, are investigated. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1995, 号 6(1994-SLDM-073), p. 153-160, 発行日 1995-01-19 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |