

Super Scalar MPUの論理検証

†指宿 剛、足立 英樹
富士通 第二TMP開発部
〒206 東京都稻城市大丸1405
E-mail: ibusuki@tmp.pad.cs.fujitsu.co.jp
Babu Turumella
HAL Computer Systems
1315 Dell Avenue, Campbell, CA 95008, U. S. A
E-mail: babu@hal.com

あらまし ハードウェアモデルを使った論理シミュレーションではテストベクターおよび各種検証プログラムを走行し論理設計を検証することが一般的である。その検証プログラムの中でもランダムに生成されたプログラムやOSカーネルあるいはアプリケーションプログラムに効果があることは周知の事実であり、我々もいくつかのランダム検証プログラムを開発した。しかし、この種のプログラムの運用では、膨大な実行サイクルとチェックアビリティの問題を解決しなければならなかつた。我々は64ビットSPARCプロセッサとして開発したHALプロセッサの論理シミュレーション・システムにシグネチャ比較とアサーション・チェックを導入することでこの問題を解決し検証効率を向上した。

和文キーワード： プロセッサ、論理シミュレーション、論理検証、ランダム・プログラム、シグネチャ、アサーション

Logic Verification for Super Scalar MPU

† Takeshi Ibusuki, Hideki Adachi
2 TMP DEPT. Fujitsu LTD.
1405 Ohmaru Inagi 206, Tokyo
E-mail: ibusuki@tmp.pad.cs.fujitsu.co.jp
Babu Turumella
HAL Computer Systems
1315 Dell Avenue, Campbell, CA 95008, U. S. A
E-mail: babu@hal.com

A b s t r a c t This paper provides the logic simulation methodology adopted on Hal processor design verification. The effectiveness of random verification program and application programs are well known as a good verification tool for the logic simulation. We developed some random verification programs which are well focussed on hardware behavior. It, however, takes billions of machine cycles to run those programs until the design fix. In order to solve the problem, we embedded the efficient method, signature-compare and assertion-check, into our logic simulation environment. With the unique ideas, we ran a variety of programs in limited period, and fulfilled our goal.

英文key words : Processors, Logic Simulation, Logic Verification, Random programs, Signature, Assertion

1. はじめに

検証プログラムの検証能力については、ハードウェアのビヘイビア・モデルから網羅的に検証ポイントを抽出し、それを実現する命令列の自動生成 [1] が研究されているが、今のところ簡易モデルで実用の可能性が証明された段階で、ハンドメイドの検証プログラムおよびランダム生成プログラムに頼っているのが現状である。後者においては様々な手法 [2] が研究されており、我々もB1AS命令列 [3] を組み込んだランダム・プログラムをはじめとして各種のランダム検証プログラムを開発した。さらに実マシンで使用するOSカーネルやアプリケーションプログラムの一部を検証プログラムとして併用し効果を得た。

本論文はまず初めにHALプロセッサ(SPARC64ビットアーキテクチャ)、その論理検証に使用した検証プログラムの概要を説明してから、ランダム検証プログラムおよびアプリケーション・プログラムの実行サイクルを格段に向上した。

2. HALプロセッサ

HALプロセッサ(図1)は64ビットSPARC-V9仕様 [4] を初めてインプリしたプロセッサであり、CPU [5] 、2次キャッシュ [6] 、MMU [7] がMCMにパッケージされる。2次キャッシュは命令キャッシュ、データキャッシュそれぞれ2個(1つが64KB)を装備している。

SPARC-V9仕様の特徴として64ビット命令セット、ユーザーモードでのV8オブジェクト完全互換、4トラップレベル、Relaxed Memory Order (RMO)、さらにbig-endianとlittle-endianをサポートしている。

マイクロ・アーキテクチャの特徴としては、Dynamic Branch prediction、register renaming、out of order execution [5] 、non-blocking cache [6] が挙げられる。




図1 HALプロセッサMCM

3. HAL検証ストラテジ

我々の検証ストラテジはプロセッサを構成する最小構成のBlockレベル、Unitレベル、Chipレベル、Processorレベル(=MCM)へと段階を踏んで行うもので、Blockレベル、Unitレベルは設計者がテスト・ベクタを用意し、自分の設計の正しさを検証する。Chipレベル、Processorレベルの検証では、ハンド・メイドあるいはランダム生成による検証プログラムを設計モデルで走行する。

我々は4種類のシミュレータ(表1)を用いて設計モデルの検証を行った。Cosimはシミュレーション言語で展開された設計モデルを高速に実行するアクセラレータ(社内製)でありSUNワークステーションのアダプタとして位置する。SoftsimはCosimのソフト版でありSUNワークステーション上のアプリケーションとして動作する。Halsimは命令レベル・シミュレータであり、検証プログラムやOSカーネルをデバッグするための高速版(400K ins/sec)とよりハードを意識した論理検証の正解値モデル版(50K ins/sec)がある。

表1 シミュレーションの用途と性能

シミュレータ	用途	性能		
Cosim	設計モデル走行	* 1	8. 4	inst/sec
Sofstim	設計モデル走行	* 1	0. 75	inst/sec
HaLsim A	検証正解値作成		50	Kinst/sec
HaLsim B	ソフト・デバッグ		400	Kinst/sec

* 1 IPC = 1.4 として換算

3. 1 検証プログラム

先に述べたようにChipレベル、Processorレベルの検証ではハンドメイドの検証プログラム、ランダム検証プログラム、OSカーネルそしてアプリケーション・プログラムを使用した。ここではそれら検証プログラムの特徴および検証ポイントを説明する。

3. 1. 1 ハイブリッド IVP (Implementation Verification Program)

これは純粹にアーキテクチャ仕様から見える部分(命令、trap、MMU仕様)以外、すなわちマイクロ・アーキテクチャの動作が仕様通りに動作することを詳細に検証する。このプログラムはアセンブラー言語とper1で構成されており、先に述べたSofstim上でのみ走行させる。図2から分かるようにハードモデルの状態設定・参照はMACRO_STARTから始まるper1で記述している。この例ではor命令の実行タイミングでレベル11の外部割り込みを発生している。

```

add %g0, 1, %g4
loop:    or   %g1, %g2, %g3
MACRO_START
        if  (&cpu_issued(&pc_at(loop))
             { &gen_interrupt (level11));}
MACRO_END

```

図2 ハイブリッド機能試験プログラム

3. 1. 2 ランダム検証プログラム

我々は検証ポイントを効果的に試験するために以下の特徴をそれぞれ持つランダム検証プログラムを開発した。

(1) EP/SPARC

このプログラムはSPARCアーキテクチャの特徴であるネスティング・トラップ、そしてCPU、Cache、MMUのマイクロ・アーキテクチャ全般を検証している。特にパイプラインが詰まった状態での様々なキャンセル処理を主要な検証ポイントとした。このプログラムの命令列は完全なランダム生成列(②)とハード検証者作成のBIAS命令列(③)のハイブリッド構成である。BIAS命令列は設計を熟知するハード検証者が意図したテスト・ケースを冗長記述したもの(①)に乱数を掛け合わせて命令展開させる。前後の完全ランダム命令列と相互作用して検証者の気付かないコーナーケース・バグを多く検出した。さらにこのプログラムのトラップハンドラは以下の機能を持ち、プロセッサ内部のマシン・ステータスをダイナミックに変化させ検証向上に寄与した。

- トラップ処理中のランダムなトラップ生成(レベル3まで可能)
- 命令列へ復帰前に実行PC、アクセスアドレスの空間遷移
- Cache、MMU内部状態の変更(cache, TLB purge)




図3 EP/SPARC

(2) Branch

次は分岐命令をランダムに生成する *Branch* (図4) である。HALプロセッサは予測分岐のヒット率を高める工夫を随所にしているが、この予測分岐の決定と予測が外れたときのリカバリ処理の設計がもっとも難しい。*Branch* は分岐命令と遅延命令のバリエーション、予測分岐失敗時のキャンセル処理を検証ポイントとして効果を得た。その特徴は図1の①に見られるように、暴走を防ぐために分岐が成功してもしなくても同一アドレス (ランダムに決定) に無条件分岐するようにしている点である。




図4 Branch

(3) Blockbuster

コンパイラの生成する命令列の多くにバック・ループがあり、なかにはネストするケースもある。このようなシーケンスを自動的にランダム生成する仕組みは検討されているが、未だ解がない。我々は *Blockbuster* [8] でその問題を解決した。図5は *Blockbuster* のサンプルコ

ードであり、どのようなブロック・オペレーションで命令は何を使うかという指示スクリプト(①)を入力情報としてコンパイラが生成する典型的なアセンブリ命令列の近似(④)を自動生成している。前処理としてBlockや命令の定義(②)をしてから、Block内記述(③)で生成したい命令列のイメージを記述する。生成されたアセンブリ命令列の⑤はif then else、⑥はfor文に相当する。スクリプトのANY_Bという記述がアセンブリ命令ではldubというメモリ・オペレーションに展開されている。Blockbusterを利用してすることでさらに複雑にネストしたバック・ループも容易に生成できる。

Sample Script ①	Code generated ④
<pre> define(LOOPCOUNT, 9) #block definition define(START, 0) . . . #define insns #define (INSNCHAR, 5) . . . #define block chars BLOCK (START, 0, 0, 2, 3)=<INIT, IF_ELSE, FORLOOP> BLOCK (IF_ELSE, 0, 0, INSNCHAR, DATACHAR) =<inbrz, nop, addu, ibr, nop, tag0, subu, tag1> BLOCK (BODY1, 2, 0, 2, 3)=<ld1>BLOCK (BODY2, 0, 0, 2, 3) =<subu> BLOCK (FORLOOP, 0, 0, INSNCHAR, DATACHAR) =<zeroj, cmp, bgxcc, nop, ANY_B, incrj, brback ,,nop, tag2> </pre>	<pre> set 10,%r16 brz %r16,.L14 nop add %r18,%r17,%r0 ba .L18 nop .L14: sub %r21,%r20,%r19 .L18: set 0,%r22 .L23: cmp %r22,9 bg xcc,.L39 nop ldub [%,%r2],%r1 nop add %r22,1,%r22 ba .L23 nop .L39: </pre>

図5 Blockbuster

3. 1. 3 その他の検証プログラム

検証専門のプログラム以外に我々はOSカーネルや一般アプリケーションを論理検証プログラムとして走行した。後述する検証ステータス(表2)から判断できるようにこれらのプログラムは検証ツールとして極めて有効であることが証明されている。それぞれのプログラムサイズは400K命令で長い冗長なループを除くものを50strip走行した。OSカーネルはシングルユーザーで動作する部分、アプリケーションは以下を使用した。

- SPECベンチマーク
- Informix、Oracle
- コンパイラ(gcc)、リンカー
- 各種UNIXユティリティ

3. 2 検証ステータス

表2は各検証プログラムが1Kサイクルあたり何件のハードバグを検出したかを表している。ハンドメイドの機能レベル検証プログラム(IPV)の方がランダム検証プログラム(EP/SPARC, Brand, Blockbuster)よりもはるかにいい値を出すのが一般的だが、HALではある程度機能検証プログラムが走行すると並行してランダム検証プログラムの走行を開始したためこの結果になったと捉えている。しかし、それを差し引いてもランダム検証プログラムやOSカーネル走行の検証効率は無視できない。ランダム検証プログラムの検証効率を高めた要因は4章で説明するようにプログラム自身からセルフ・チェックを排除することで冗長ステップが不要になったためである。

このセルフ・チェック無しでも高い検証能力に貢献したのが、4章で説明するシグネチャ比較方式、アサーション・チェックである。

表2 検証プログラムの性能比較

検証プログラム	W e e k l y K c y c l e s	T o t a l D e f e c t / K c y c l e s
I V P	1 8 7 9	2. 2 0
E P / S P A R C	9 1 6 0	0. 6 0
B l o c k b u s t e r	2 7 7 6	0. 6 1
B r a n d	3 1 8 0	0. 5 4
O S K e r n e l & A p p l i c a t i o n	9 9 3 3	0. 5 3

4. 検証効率の向上

これまでのランダム検証プログラムの結果確認は、ソフトシミュレータで走行した結果(これが正解値となる)をダンプしておき、ハードウェアモデルに検証プログラムと同時に持ち込みダイナミックに比較するか、あるいはハードモデルの結果を最後にダンプして両者を比較するかのどちらかであった。いずれの場合もあるタイミング(以後、チェックポイントと呼ぶ)でアーキテクチャ・レジスタやメモリのサム・チェックをこまめに比較するのがより精度の高い確認方法である。

しかしこのチェック方法の欠点はハードウェア・モデル上で一定あるいは不定期のチェックポイントで(検証プログラムが)アーキテクチャ・レジスタを正解値と比較するオペレーション(以後、セルフ・チェック)が必然的に発生することである。R I S Cのようにレジスタ数が多いアーキテクチャでは本処理は無駄なクロックを消費していると言える。とくにS P A R Cアーキはウインドウ・レジスタが特徴あり、汎用レジスタに関しては9 6個、浮動小数点レジスタが3 2個、P C / n P C、トラップ関連レジスタまで含めると総数1 5 0個を超えるレジスタの比較が必要となる。1個のチェックに少なくとも6命令かかるとしても約9 0 0命令を要する。実際はウインドウを変更したりする手間がかかるため1 0 0 0命令を必要とする。実機ならともかく論理シミュレーションでこのステップ数は無視できる数値ではない。

4. 1 シグネチャ比較

先に述べたC o s i mに展開されるH A Lのハードウェアモデルには本来の回路以外にアーキテクチャ・レジスタごとにシグネチャ[9]を生成する回路が組み込まれている。当然この回路は実際のチップでは存在しない。シグネチャ生成論理は一般に知られているX O Rの組合せで実現しており、図6にその式を紹介する。ビット0、2、3では余分なX O Rによりall '0', all 'f'が連続したとしても履歴が蓄積されるよう考慮されている。

Q[63:0] : signature RAMの現在の値
D[63:0] : signature RAMの新しい値
X[63:0] : 新しいregister/PCの値
$D[0] \leftarrow X[0] \oplus Q[63]$
$D[1] \leftarrow X[1] \oplus Q[0] \oplus Q[63]$
$D[2] \leftarrow X[2] \oplus Q[1] \oplus Q[63]$
$D[3] \leftarrow X[3] \oplus Q[2] \oplus Q[63]$
$D[4] \leftarrow X[4] \oplus Q[3] \oplus Q[63]$
$D[5] \leftarrow X[5] \oplus Q[4] \oplus Q[63]$
$D[6] \leftarrow X[6] \oplus Q[5] \oplus Q[63]$
...
$D[62] \leftarrow X[62] \oplus Q[61] \oplus Q[63]$
$D[63] \leftarrow X[63] \oplus Q[62] \oplus Q[63]$

図6 シグネチャ生成式

このシグネチャは命令が完了しレジスタが変更されたことを契機に更新される。我々の運用では図7のように1 0 0 0クロック(可変に設定可能)毎にハードウェア・モデル(C o s i m)が生成したシグネチャ(以後、hard-signature)(1)とソフト・シミュレータ(H a L s i m)が同じロジックで生成したシグネチャ(以後、soft-signature)(4)を両者に介在する論理シミュレーション・デバガ(以後、L D B)が比較(5)する。このL D Bはハードウェア・モデルが所定クロックに到達するとハードウェア・モデルを停止、hard-signatureをアップロード(2)、ソフトシミュータに完了した命令数

分を実行するよう指示する(3)。ソフト・シミュレータはシーケンシャル・マシンであるため実行クロック数ではなくハードウェア・モデルで何命令が完了したかが意味を持つ。LDBは両者のシグネチャを比較(5)し、不一致があればシステムを停止する。問題がなければハードウェア・モデルを再開させる。この間、ハードウェア・モデルは停止しているが、*hard-signature*のアップロードから始まりソフト・シミュレータの実行、*soft-signature*との比較に到る動作時間はハードウェア・モデルの実行時間に比較すると殆ど無視出来るためシミュレーション時間には影響がない。

実行サイクルの削減以外に大きな効果は、セルフ・チェックを不要にしたことでOSコードや一般アプリケーションを論理シミュレーションにかけられることである。検証プログラムは通ったがチップが出来てからある特定アプリケーションではフェイルするというのも良くある話である。我々はOSカーネル、コンパイラー(c c、g c c)、データベース等をテープ・アウトまでに流し込み、ファースト・シリコンでのOSブートを1日で実現した。




図7 シグネチャ・チェック方式

4. 2 アサーション・チェック

ハードウェア・モデルには先に述べたシグネチャ回路以外に仕様に対する矛盾をチェックするアサーション・チェックと呼ぶロジックが随所に組み込まれている。これもシグネチャ回路同様に実際の回路とは独立して動作し、あるサイクル毎にロジックの矛盾を監視する。

VHDLでは*assert*文でタイミングの矛盾チェックが記述できるが、我々は同様のことをマイクロ・アーキテクチャの仕様検証に用い、これまでにクリティカルなバグを25件ほど検出している。図8の例は「コミット命令をカウントするカウンタCSNは1サイクルで8個進んではならない」というマイクロ・アーキテクチャ仕様を検証するアサーション・チェックである。

```
# Check that CSN never advances by more than 8 in any cycle
  if ($CSN - $OLDCSN > 8) {
    printf("CSN skipped too much\n");
    &assert_fail;
  }
```

図8 アサーション・チェック

この機能はランダム検証プログラムのようにメモリ・モデルのコヒーレンシイをまめにチェックできない物に対しては、検証力の補完の意味で効果は大きい。

5. おわりに

シグネチャ比較、アサーション・チェックというメカニズムを論理シミュレーション環境に取り込むことで検効率、検証レベルが向上したことでHALプロセッサの実機レベルでの立ち上げがスムースに運んだことを述べた。シミュレーションでランダム検証プログラムを始め多くのアプリケーションを流し込んだことにより、低負荷状態での障害は殆ど見られなかた。この点に関しては我々の取り組みの正しさが証明されたものと認識している。

現在は非同期な要因を含んだ(例えばタイマーや i/o 割り込み)検証においてもシグネチャ比較を適用できるようハードウェア・モデルとLDBに特別なインターフェイスを構築中である。

今後の大きな取り組みはマルチCPU環境におけるシグネチャ比較の適用であるが、これに関するメモリ制御ユニット(MMU)モデルでアクセス順序の正当性を保証しておき、その順序は正しいという前提でソフト・シミュレータにメモリ・オペレーションのオーダーを伝えればシングルCPU同様にシグネチャ比較が使える見通しである。これが実現すればマルチCPU構成で常に問題となるキャッシュ・コヒーレンシイ矛盾を論理検証可能である。

『参考文献』

- [1] 中田、古渡、岩下、広瀬：論理シミュレーションをベースとしたプロセッサ制御の効率的検証手法
FTS94-67, VLD94-86 (1994-10)
- [2] J. Miyake, G. Brown, M. Ueda and T. Nishiyama: Automatic Test Generation for Functional Verification of Microprocessor; Third Asian Test Symposium
- [3] A. Aharon, A. Bar-David, B. Dorfman, E. Gofman, M. Leibowitz, V. Schwartburd: Verification of the IBM RISC System/6000 by a dynamic biased pseudo-random test program generator
; IBM SYSTEMS JOURNAL VOL 30. NO 4, 1991
- [4] The SPARC Architecture Manual-Version9 : David L. Waever and Tom Germond, Editors
; PTR Prentice Hall, 1994 ISBN 0-099227-5
- [5] N. Patkar, A. Katuno, S. Li, T. Maruyama, S. Savkar, M. Simone, G. Shen, R. Swami and D. Tovey: Microarchitecture of the Hal PM1 CPU; Compcon Proceedings 1995
- [6] C. Chen, Y. Lu and A. Wong: The Microarchitecture of the Hal Cache; Compcon Proceedings 1995
- [7] D. Chen, D. Lyon, C. Chen, L. Peng, M. Masaumi, M. hakimi, S. Iyengar, E. Li and R. Remedios: The Microarchitecture of the Hal's Memory Management; Compcon Proceedings 1995
- [8] Rajeev Bharadhwaj: Blockbuster--a CPU Test Generator Design Specification Sep 15, 1995 Preliminary
- [9] Babu Turumella, Aiman Kabakibo, Manjunath Bogadi, Karunakara Menon, Shalesh Thusoo, Long Nguyen, Nirmal Saxena, Michael Chow : Design Verification of a Super-Scalar RISC Processor