演算資源構成にもとづくアーキテクチャ評価の一手法

• Item type: SIG Technical Reports(1)
• 公開日: 1995-12-14
• タイトル: 演算資源構成にもとづくアーキテクチャ評価の一手法
• タイトル / 言語: en
• タイトル: An Architecture Evaluation Method based on the Structure of Datapath Resources
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: シャープ株式会社 精密技術開発センター
• 著者所属: シャープ株式会社 精密技術開発センター
• 著者所属: シャープ株式会社 精密技術開発センター
• 著者所属: シャープ株式 会社精密技術開発センター
• 著者所属(英): en
• 著者所属(英): Precision Technology Development Centor, SHARP Corporation
• 著者所属(英): en
• 著者所属(英): Precision Technology Development Centor, SHARP Corporation
• 著者所属(英): en
• 著者所属(英): Precision Technology Development Centor, SHARP Corporation
• 著者所属(英): en
• 著者所属(英): Precision Technology Development Centor, SHARP Corporation
• 著者名: 山口, 雅之; 山田, 晃久; 中岡, 敏博; 神戸尚志
• 著者名(英): Masayuki, Yamaguchi; Akihisa, Yamada; Toshihiro, Nakaoka; Takashi, Kambe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、プログラム組み込み方式LSIのアーキテクチャ設計において、演算資源とその構成／制御、並びにそれらをソフトウエアで制御するための命令セット決定を、コスト／性能／消費電力について応用プログラム向きに最適化することを目的とした評価手法を提案する。提案手法では演算資源構成の詳細や命令セットは制約として表現し、演算資源の概略と処理アルゴリズムのみにもとづくモデルを用いて評価を行なう。評価は静的解析と動的解析を組み合わせることで個々の演算／転送資源の利用度、ボトルネックを精度高く評価し、カスタムDSPのハードウエア構成及び命令セットの最適化を支援可能である。本稿では、この手法にもとづく処理ステップ数予測によるアーキテクチャの性能評価を中心に考察する。さらに、提案手法を用いたアーキテクチャ設計支援システムを実際の音声処理LSIに適用して、その効果と課題を考察する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, an evaluation method in architecture level for embedded LSIs is presented. The proposed method aims at the application specific optimization of the structure/control of datapath and the instruction set architecture in terms of cost/performance/power. The evaluation madel is based on only the datapath structure and the application algorithm and represents a detailed structure and/or the instruction set as constraints. This method is capable of estimating the utilization of operation/transfer resources and the bottleneck accurately, and supporting the datapath design and the instruction set design of custom DSPs. In this paper, we focus on the performance evaluation by using the number of execution steps. We apply this method to an actual design of an audio signal processor, compare with the conventional method, and discuss its accuracy of the estimated number of the execution steps.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1995, 号 119(1995-SLDM-078), p. 85-90, 発行日 1995-12-14
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会