WEKO3
アイテム
MMIC用自動配置配線の一手法
https://ipsj.ixsq.nii.ac.jp/records/27862
https://ipsj.ixsq.nii.ac.jp/records/27862a60fcd08-0621-41a3-80c7-37a5cab98039
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM95079010.pdf (556.0 kB)
|
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1996-02-09 | |||||||
| タイトル | ||||||||
| タイトル | MMIC用自動配置配線の一手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Placement and Routing Method for MMIC Layout | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| シャープ株式会社精密技術開発センター | ||||||||
| 著者所属 | ||||||||
| シャープ株式会社精密技術開発センター | ||||||||
| 著者所属 | ||||||||
| シャープ株式会社精密技術開発センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| SHARP Corporation Precision Technology Development Center | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| SHARP Corporation Precision Technology Development Center | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| SHARP Corporation Precision Technology Development Center | ||||||||
| 著者名 |
吉岡, 智良
× 吉岡, 智良
|
|||||||
| 著者名(英) |
Chiyoshi, Yoshioka
× Chiyoshi, Yoshioka
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | MMIC (__?onolithic M__?icrowave <IC>___?）は高周波のアナログICであり、伝送線路を扱うなどレイアウト設計を自動化する際の配置配線の制約となる要因が多く、その自動化は進んでいない。そのため、我々はMMICのレイアウト設計において、上層メタルによる一層優先配線、配線長に対する上限指定、異なる幅の配線などができる自動配置配線方法を実現した。本手法はグラフの平面描画手法を用いて求めた配置と配線経路のトポロジーをもとに、配置処理と配線処理を同時に行ない、その際チップ面積だけでなく、各種レイアウト設計制約を考慮した評価式を用いて配置配線の最適化を図ることを特徴としている。本文ではそのレイアウトモデルおよび評価式と、レイアウト制約に基づくブロックの併合とバックトラックによる配置配線手法について述べ、実験により性能を評価する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | MMICs is an analog IC for high frequency band and there are too many varieties of layout constraints such as a single layer routing with the upper limit of wire length, different shapes of layout elements and so on. Hence, it is too difficult that realize the layout automation. We propose a new method that is simultaneously attempted a placement task and a routing task to cope with layout constraints and minimize chip area. In this paper, our layout models and a new approach of placement and routing that is applicable for the layout design of MMICs are described and experimental results are shown. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1996, 号 16(1995-SLDM-079), p. 55-60, 発行日 1996-02-09 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
