WEKO3
アイテム
VHDLによるハイパクロスバ網用ルータ・チップの設計 (機械論理設計・アーキテクチャ設計支援と一般)
https://ipsj.ixsq.nii.ac.jp/records/27824
https://ipsj.ixsq.nii.ac.jp/records/27824c910abed-6105-4d6d-830f-bb6fd2140dd3
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1996-12-12 | |||||||
タイトル | ||||||||
タイトル | VHDLによるハイパクロスバ網用ルータ・チップの設計 (機械論理設計・アーキテクチャ設計支援と一般) | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Design of Router Chip for Hyper - Crossbar Network Using VHDL | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
筑波大学電子・情報工学系 | ||||||||
著者所属 | ||||||||
筑波大学電子・情報工学系 | ||||||||
著者所属 | ||||||||
東京大学 先端科学技術研究センター | ||||||||
著者所属 | ||||||||
電気通信大学 情報工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Institute of Information Sciences and Electronics, University of Tsukuba | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Institute of Information Sciences and Electronics, University of Tsukuba | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Research Center for Advanced Science and Technology, University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Computer Science, University of Electro - Communications | ||||||||
著者名 |
村上, 祥基
× 村上, 祥基
|
|||||||
著者名(英) |
Yoshiki, Murakami
× Yoshiki, Murakami
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ハイパクロスバ・ネットワークは,超並列計算機用相互結合ネットワークとして,高い性能と柔軟性を持つ.同ネットワークにおける適応ルーティングに関するこれまでの研究では,主として計算機シミュレーションによる評価のみが行なわれ,その際,固定ルーティングの場合と同一クロックレートでシステムが動作すると仮定されてきた.本研究では,VHDLを用いて両ネットワーク要素回路の設計を行ない,ハードウェア・コスト及び論理遅延時間を求め,ハードウェアによる実現可能クロックレートを推定することにより,両者の性能比較をより現実的な条件の下で行なう.その結果と計算機シミュレーションにより求めた転送性能に基づく性能評価では,適応ルーティングの方が総合的に高い性能を持ち,特に通信に偏りのある場合に有利であるという結果を得た. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Hyper-Crossbar Network provides very high performance and large flexibility as an interconnection network for massively parallel processors. Up to the present, performance with two routing algorithms for this network; fixed and adaptive routings, have been studied mainly by the computer simulation. In these performance evaluations, network clock rate in both routings were assumed to be the same. For more exact evaluation, however, we should design the actual circuits for them to consider differences in the clock rates. In this paper, we design router chips for both routing algorithms on Hyper-Crossbar Network, with VHDL description. After the logic synthesis, we can evaluate the number of gates and maximum frequency of system clock, which make the evaluation much more exact. As a result of comparison, it was shown that the adaptive routing algorithm achieves totally higher performance than the fixed one. Especially, the adaptive routing algorithm shows very high performance in the case of irregular data communication pattern. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1996, 号 121(1996-SLDM-082), p. 17-24, 発行日 1996-12-12 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |