ブロック統合を用いたFPGA回路の最小化

• Item type: SIG Technical Reports(1)
• 公開日: 1997-10-28
• タイトル: ブロック統合を用いたFPGA回路の最小化
• タイトル / 言語: en
• タイトル: Minimization of FPGA Circuits Utilizing Block Integration
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学工学研究科
• 著者所属: 京都大学工学研究科
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Kyoto University
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Kyoto University
• 著者名: 幸田, 武範; 上林彌彦
• 著者名(英): Takenori, Kouda; Yahiko, Kambayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: FPGAには種々の実現法はあるが、一般にはkを実現できる関数の入力変数の最大値とすると、1つのブロックで実現できる関数は、(1)k入力関数を1つと関連するh(<k)入力関数を実現できる場合（最大入力数論理）と、(2)独立なh(<k)入力関数を実現できる場合（非最大入力数論理）の2通りとなる。一般には、できる限り最大入力数論理で実現し、そうならない場合には複数の関数を1つの論理ブロックに対応させることにより、論理ブロック数を減少させることができる。本稿では、許容関数を用いることに上り上記の(1)や(2)の性質をうまく利用して、より高水準のブロック統合を行い、さらに論理ブロック数を減少させる手法を示す。特に、従来ほとんど設計に利用されてこなかった(1)の性質を考慮した関数分解による手法を提案している。また、論理関数の変更には強力なエラー補償手続きを用いている。最後に、本手法をMCNCベンチマーク回路に適用した結果を示し、本手法の有用性を検証した。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Although there are several implementation methods for FPGA blocks, logic functions realized by typical FPGA blocks are as follows, where k is the maximum number of input variables of the functions realized by one FPGA block. (1) Max-input logic: Realization of one k-input function and related h(<k)-input function(s). (2) Non-max-input logic: Realization of two (or more) independent h(<k)-input functions. A basic method to realize FPGA circuit with minimum number of blocks is as follows. (a) Decompose the given functions to functions with k or few input variables. (b) For each A-input function assign one FPGA block (case(1)). For two (or more) h(<k)-input functions assign one FPGA block (case(2)). Existing FPGA blocks can be merged using (1) and (2), which is called block integration. A powerful block integration is realized by permissible functions. Especially to utilize the multiple output capability of case(1) which is not used in previous FPGA design, a specific logic decomposition is used in our methods. Error compensation method is used to change logic function because of its powerful conversion capability. The effectiveness of the proposed methods are shown by MCNC benchmark.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1997, 号 103(1997-SLDM-085), p. 105-112, 発行日 1997-10-28
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会