WEKO3
-
RootNode
アイテム
プリント板の斜め配線コンパクション手法とその評価
https://ipsj.ixsq.nii.ac.jp/records/27756
https://ipsj.ixsq.nii.ac.jp/records/2775612614b32-4985-4e9a-b865-8438c6c9db92
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1998-05-22 | |||||||
タイトル | ||||||||
タイトル | プリント板の斜め配線コンパクション手法とその評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Compaction Method for Diagonal Wiring Printed Circuit Boards | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
NEC回路基板事業部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Printed Wiring Board Division, NEC Corporation | ||||||||
著者名 |
菊地, 秀雄
× 菊地, 秀雄
|
|||||||
著者名(英) |
Hideo, Kikuchi
× Hideo, Kikuchi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では、斜め形状部品および斜め配線を有し、また、部品領域が重なり端子が交錯するプリント基板の設計に対応したレイアウトコンパクション手法を提案する。提案手法では、層面毎に素片の制約グラフを作成し、次に、配線を除き部品端子(又はビアホール)を節とする端子制約グラフを計算し、その端子制約グラフを全層面でまとめ部品制約グラフを作成する。端子制約グラフ及び部品制約グラフのグラフ長は、部品端子同士が間に配線を介して相対的に最接近するまで移動可能な距離とし、配線を織り込む。最短経路法により部品制約グラフの最短経路を計算し、最短経路長で部品を移動し部品レイアウトをコンパクションする。この部品配置は、部品端子間に配線に必要な間隙が確保されている。その後に配線を斜め配線を含む自由な形に形成する。提案手法をプリント基板のレイアウトで実験し有効性を確認したので報告する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper presents a compaction method for Diagonal Wiring Printed Circuit Boards design in which some component zones are overlapping other components. (1) We construct a constraint graph whose nodes are corresponding to pads of components, lines, or viaholes on each layer. (2) We construct a 2nd type constraint graph whose nodes are corresponding to pads or viaholes without lines. And the weight of the edge of the constraint graph is the distance which the nodes (pads or viaholes) can move keeping enough space for lines and spaces between the nodes. (3) We sum 2nd type constraint graphs of all layers to a 3rd type constraint graph whose nodes are corresponding to components or viaholes. (4) We caliculate the shortest-path of the 3rd type constraint graphs and move components of the distance of the shortest-path. Needed space for lines between pads or viaholes are kept in the placement. (5) We caliculate for each line the wiring zone and route each line containing diagonal wiring keeping in the zone. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1998, 号 43(1998-SLDM-088), p. 29-34, 発行日 1998-05-22 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |