WEKO3
アイテム
適応デバイスRHWの概要とマッピング手法
https://ipsj.ixsq.nii.ac.jp/records/27740
https://ipsj.ixsq.nii.ac.jp/records/2774024ff9763-f9c3-49b9-8b01-829b144b969c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1998-09-21 | |||||||
タイトル | ||||||||
タイトル | 適応デバイスRHWの概要とマッピング手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Overview of Adaptive Device RHW and Its Mapping Methods | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
RWCP適応デバイスNEC研究室 | ||||||||
著者所属 | ||||||||
RWCP適応デバイスNEC研究室 | ||||||||
著者所属 | ||||||||
RWCP適応デバイスNEC研究室 | ||||||||
著者所属 | ||||||||
RWCP適応デバイスNEC研究室 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
RWCP Adaptive Devices NEC Laboratory | ||||||||
著者所属(英) | ||||||||
en | ||||||||
RWCP Adaptive Devices NEC Laboratory | ||||||||
著者所属(英) | ||||||||
en | ||||||||
RWCP Adaptive Devices NEC Laboratory | ||||||||
著者所属(英) | ||||||||
en | ||||||||
RWCP Adaptive Devices NEC Laboratory | ||||||||
著者名 |
山内, 宗
× 山内, 宗
|
|||||||
著者名(英) |
Tsukasa, Yamauchi
× Tsukasa, Yamauchi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 問題のアルゴリムに最適な構造に再構成可能で、高速な処理が可能な次世代FPGAとして、適応デバイスを開発している。従来のFPGAは、コンピューティング応用に適用するには、性能、機能が不十分である。我々は、従来のFPGAに対して、演算性能、アルゴリズムの高速なマッピング機能を強化し、柔軟性と高速性を合わせもつ適応デバイスの開発を進めている。本報告では、我々が開発した、高速な演算処理を特徴とする次世代FPGAである適応デバイスRHWの概要、適応デバイスRHW用配置配線ツールの概要と、その中で用いる多点網配線手法、及びテクノロジーマッピング手法について述べる。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Conventional microprocessors show poor performance in real world applications, such as image processing, characteristics extraction from huge number of patterns and real time processing. Therfore we decided to develop a novel reconfigurable adaptive device prototype chip that is a new generation FPGA and achieves high performance by mapping target algorithms directly on its reconfigurable architecture. We have developed a prototype chips, RHW to prove feasibility and performance of proposed architecture. In this paper, we describe overview of the prototype chip and its mapping environment. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1998, 号 87(1998-SLDM-089), p. 39-46, 発行日 1998-09-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |