2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア／ソフトウェア協調合成システムとその並列化コンパイラ

• Item type: SIG Technical Reports(1)
• 公開日: 1999-02-04
• タイトル: 2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア／ソフトウェア協調合成システムとその並列化コンパイラ
• タイトル / 言語: en
• タイトル: A Hardware/Software Cosynthesis System for Digital Signal Processors with Two Types of Register Files and Its Compiler
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学部電子・情報通信学科
• 著者所属: 早稲田大学理工学部電子・情報通信学科
• 著者所属: 早稲田大学理工学部電子・情報通信学科
• 著者所属: 早稲田大学理工学部電子・情報通信学科
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics, Information and Communication Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics, Information and Communication Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics, Information and Communication Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics, Information and Communication Engineering, Waseda University
• 著者名: 中村, 剛; 戸川, 望; 柳澤, 政生; 大附, 辰夫
• 著者名(英): Tsuyoshi, Nakamura; Nozomu, Togawa; Masao, Yanagisawa; Tatsuo, Ohtsuki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ディジタル信号処理において高い演算精度を保つためには，演算の途中結果は入力系列のビット幅より大きなビット幅を持つ必要がある．ディジタル信号処理向けプロセッサが2種類のレジスタファイルを持てば，演算精度を保ち，しかも小さいハードウェア面積でディジタル信号処理アプリケーションを実現することができる．本稿では，レジスタビット幅の異なる2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア／ソフトウェア協調合成システムおよびその並列化コンパイラを提案する．本システムはアプリケーションプログラムのC言語記述およびアプリケーションデータを入力とし，プロセッサのハードウェア記述，プロセッサ上で動作するオブジェクトコードおよびソフトウェア環境を出力とする．並列化コンパイラは，与えられたC言語記述からターゲットアーキテクチャで想定される全てのハードウェアユニットを持つプロセッサ上で動作するアセンブリコードを出力する．この際，アプリケーションが持つ並列度を最大限に抽出し，実行時間の最小化を目指す．さらに2つのデータ型から変数を2種類のレジスタファイルに割り当て，演算精度を保つアセンブリコードを生成できる．計算機実験によって本システムを評価した結果を報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In digital signal processing, intermediate results require greater bit width than input data in order to keep high precision for arithmetic operation. If a digital signal processor has two types of register files, digital signal processing applications can keep high precision for arithmetic operation with small amount of processor area. This paper proposes a hardware/software cosynthesis system which synthesizes digital signal processors with two types of register files and its compiler. The input of the system is an application program written in C and application data, and its output is hardware descriptions of a synthesized processor core, an application binary code executed on the processor core and software environment. The proposed compiler generates an assembly code for a processor core with all the available hardware units which can be added to the processor core. It extracts from an input application program those instructions which can be executed concurrently and attempts to minimize its execution time. Moreover it generates an assembly code which keeps required precision for arithmetric operation, since the proposed compiler assigns two types of data to two types of register files. The experimental results show the effectiveness of the system and the compiler.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1999, 号 12(1998-SLDM-091), p. 113-120, 発行日 1999-02-04
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会